公开(公告)号：CN107039366A

公开(公告)日：2017-08-11

申请号：CN201611074770.6

申请日：2016-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何冠霖 ,  陈衿良 ,  游济阳 ,  刘育志

IPC: H01L23/31 ,  H01L23/10 ,  H01L21/56

CPC classification number: H01L23/585 ,  H01L21/4853 ,  H01L21/78 ,  H01L23/3107 ,  H01L23/367 ,  H01L23/3675 ,  H01L23/49816 ,  H01L24/11 ,  H01L24/17 ,  H01L24/27 ,  H01L24/32 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/81 ,  H01L2224/92225 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L23/3114 ,  H01L21/563 ,  H01L23/10

Abstract: 提供了一种半导体器件结构及其形成方法。半导体器件结构包括衬底以及在衬底上方形成的管芯结构。半导体器件结构还包括在管芯结构上方形成的盖结构。盖结构包括具有顶部长度的顶部和具有底部长度的底部。半导体器件结构还包括在盖结构和管芯结构之间形成的封装层，并且盖结构底部的侧壁不与管芯结构的侧壁对齐。本发明实施例涉及半导体器件结构及其形成方法。

公开(公告)号：CN114725057A

公开(公告)日：2022-07-08

申请号：CN202210252531.4

申请日：2022-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民 ,  吴俊毅

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/16 ,  H01L21/56

Abstract: 本发明实施例提供一种芯片封装结构，所述芯片封装结构包括扇出型封装，扇出型封装含有至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物(EMC)管芯框架及重布线结构。扇出型封装具有倒角区，在倒角区处，扇出型封装的水平表面及垂直表面经由既不水平也不垂直的斜角表面连接。芯片封装结构可包括：封装衬底，经由焊料材料部分阵列贴合到扇出型封装；及底部填充材料部分，在侧向上环绕焊料材料部分阵列且接触整个斜角表面。斜角表面消除可集中有机械应力的尖锐隅角，且将倒角区中的局部机械应力分布在宽的区之上以防止底部填充材料部分中出现裂纹。本发明实施例还提供一种形成芯片封装结构的方法。

公开(公告)号：CN107039366B

公开(公告)日：2020-09-18

申请号：CN201611074770.6

申请日：2016-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何冠霖 ,  陈衿良 ,  游济阳 ,  刘育志

IPC: H01L23/31 ,  H01L23/10 ,  H01L21/56

Abstract: 提供了一种半导体器件结构及其形成方法。半导体器件结构包括衬底以及在衬底上方形成的管芯结构。半导体器件结构还包括在管芯结构上方形成的盖结构。盖结构包括具有顶部长度的顶部和具有底部长度的底部。半导体器件结构还包括在盖结构和管芯结构之间形成的封装层，并且盖结构底部的侧壁不与管芯结构的侧壁对齐。本发明实施例涉及半导体器件结构及其形成方法。

公开(公告)号：CN104733329B

公开(公告)日：2017-12-19

申请号：CN201410068916.0

申请日：2014-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何冠霖 ,  陈衿良 ,  林韦廷 ,  刘育志 ,  林士砚

IPC: H01L21/56 ,  H01L21/50 ,  H01L23/373 ,  H01L25/00 ,  H01L25/16

CPC classification number: H01L21/76251 ,  H01L21/4871 ,  H01L21/4882 ,  H01L21/563 ,  H01L21/6836 ,  H01L23/04 ,  H01L23/16 ,  H01L23/34 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/3737 ,  H01L23/40 ,  H01L23/4012 ,  H01L23/42 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2224/26175 ,  H01L2224/27312 ,  H01L2224/27334 ,  H01L2224/29109 ,  H01L2224/29124 ,  H01L2224/29139 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/29191 ,  H01L2224/2929 ,  H01L2224/29291 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29355 ,  H01L2224/29387 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32237 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81 ,  H01L2224/83104 ,  H01L2224/8321 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/83493 ,  H01L2224/83862 ,  H01L2224/92122 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/0103 ,  H01L2924/05032 ,  H01L2924/0532 ,  H01L2924/0542 ,  H01L2924/05432 ,  H01L2924/15311 ,  H01L2924/1616 ,  H01L2924/16195 ,  H01L2924/1631 ,  H01L2924/16315 ,  H01L2924/014 ,  H01L2924/0715 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/05442 ,  H01L2924/01006 ,  H01L2224/83 ,  H01L25/50 ,  H01L2924/00

Abstract: 本发明提供了一种用于封装半导体器件的方法和结构。在实施例中，将第一衬底接合至第二衬底，将第二衬底接合至第三衬底。在应用底部填充材料之前将热界面材料放置在第二衬底上。可以将环形件放置在热界面材料上，以及在第二衬底和第三衬底之间分配底部填充材料。通过在放置底部填充材料之前放置热界面材料和环形件，使得底部填充材料不能干扰热界面材料和第二衬底之间的界面，并且热界面材料和环形件可以用作底部填充材料的物理屏障，从而防止溢流。本发明还包括半导体封装结构和工艺。

公开(公告)号：CN104658987A

公开(公告)日：2015-05-27

申请号：CN201410042445.6

申请日：2014-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘育志 ,  林俊成 ,  林韦廷 ,  何冠霖 ,  陈衿良 ,  林士砚

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/293 ,  H01L21/56 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/4334 ,  H01L23/49816 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/131 ,  H01L2224/16113 ,  H01L2224/16227 ,  H01L2224/29022 ,  H01L2224/29036 ,  H01L2224/29105 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/81191 ,  H01L2224/83191 ,  H01L2224/92225 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014

Abstract: 一种半导体器件包括：载具；管芯，包括第一面和第二面；多个第一导电凸块，设置在管芯的第二面和载具之间，管芯倒装接合在载具上；以及成型物，设置在载具上方并环绕管芯，其中，成型物包括设置在管芯的第一面上的凹进部，从而保持第一面的一部分未被成型物覆盖。此外，制造半导体器件的方法包括：提供载具；将管芯倒装接合在载具上；将橡胶材料设置在管芯的第一面上以及管芯的第一面内；以及形成环绕橡胶材料并覆盖载具的成型物。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN220510024U

公开(公告)日：2024-02-20

申请号：CN202321777270.4

申请日：2023-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈衿良 ,  游济阳 ,  梁裕民 ,  侯皓程 ,  郑荣伟 ,  王宗鼎

IPC: H01L23/485 ,  H01L23/498

Abstract: 本实用新型提供一种封装结构。所述封装结构包括积体衬底及封装组件。积体衬底包括：衬底组件，在侧向上被绝缘包封体覆盖；重布线结构，设置于衬底组件及绝缘包封体之上；第一导电接头，将重布线结构耦合至衬底组件；以及缓冲层，设置于重布线结构的最下部介电层上且向下延伸以覆盖第一导电接头中的每一者的上部部分。第一导电接头中的每一者的连接至上部部分的下部部分被绝缘包封体覆盖。设置于重布线结构之上且电性耦合至重布线结构的封装组件包括在侧向上被包封剂覆盖的半导体晶粒。

公开(公告)号：CN221041123U

公开(公告)日：2024-05-28

申请号：CN202322288303.5

申请日：2023-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建璋 ,  苏彦辅 ,  陈衿良 ,  陈玮佑 ,  潘信瑜 ,  梁裕民 ,  侯皓程 ,  游济阳

IPC: H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L23/48 ,  H01L23/31 ,  H01L23/538

Abstract: 本实用新型提供一种封装结构，封装结构包括重布线路结构、配线衬底、第一导电端子、绝缘包封体及半导体装置。重布线路结构包括经堆叠介电层、重布线配线以及第一导电接垫。第一导电接垫设置于经堆叠介电层之中的最外部介电层的表面上，第一导电接垫通过最外部介电层的通孔开口电性连接至重布线配线之中的最外部重布线接垫，且通孔开口的第一侧向尺寸大于最外部重布线接垫的第二侧向尺寸的一半。配线衬底包括第二导电接垫。第一导电端子设置于第一导电接垫与第二导电接垫之间。绝缘包封体设置于重布线路结构的表面上。绝缘包封体在侧向上包封配线衬底。