公开(公告)号：CN100539151C

公开(公告)日：2009-09-09

申请号：CN200380110707.8

申请日：2003-12-25

Applicant: 富士通微电子株式会社

Inventor： 鹰尾义弘

IPC: H01L27/092

CPC classification number: H01L29/045 ,  H01L21/823807 ,  H01L21/823828 ,  H01L29/7842 ,  H01L29/7843

Abstract: 在各个p沟道MOS晶体管及n沟道MOS晶体管中，将沟道方向设定为 方向，在STI型元件分离结构上形成积蓄了拉伸应力的第一应力补偿膜，进而，在硅基板上以覆盖元件分离结构的方式形成积蓄了拉伸应力的第二应力补偿膜。

公开(公告)号：CN100536342C

公开(公告)日：2009-09-02

申请号：CN200410102409.0

申请日：2004-12-22

Applicant: 富士通微电子株式会社

Inventor： 水正竜大 ,  日高笃

IPC: H03M1/12 ,  H03M1/66

CPC classification number: H03M1/002 ,  H03M1/168 ,  H03M1/44 ,  H03M1/66

Abstract: 频率检测电路10检测采样脉冲SP的频率，并且将检测到的频率作为检测值VOUT输出。电流调整电路20根据检测值VOUT调整将供应到AD转换器30的电源电流Ivd。电源电流Ivd连续变化，以便跟随采样频率的变化。这样一来，始终可以根据AD转换器30的操作频率供应最适宜的电源电流。也就是说，可以减小AD转换器30的功耗。由于电源电流Ivd可以根据采样频率进行调整，因此可以形成具有宽频带，并且具有高多用性的AD转换器30。

公开(公告)号：CN101517653A

公开(公告)日：2009-08-26

申请号：CN200780034926.0

申请日：2007-09-27

Applicant: 富士通微电子株式会社

Inventor： 鸟井智史 ,  水谷和宏 ,  野村俊雄 ,  浅野正义 ,  福冈郁人 ,  马渡博史 ,  高桥基

IPC: G11C16/04 ,  G11C16/06 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: G11C16/0433 ,  G11C16/10 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 一种非易失性半导体存储器件，具有：存储单元阵列(10)，以矩阵状排列有存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；列译码器(12)，用于控制位线(BL)的电位；电压施加电路(14)，用于控制第一字线(WL1)的电位；第一行译码器(16)，用于控制第二字线(WL2)的电位；第二行译码器(18)，用于控制源极线(SL)的电位；其中，列译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成，第一行译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成。由于能够以高速控制位线和第二字线，所以能够高速读取已写入存储单元晶体管中的信息。

公开(公告)号：CN100530917C

公开(公告)日：2009-08-19

申请号：CN200610057674.0

申请日：2006-02-24

Applicant: 富士通微电子株式会社

Inventor： 长谷川守仁 ,  小泽秀清

IPC: H02M3/155

Abstract: 本发明提供了一种能够降低功耗的差分输出DC-DC变换器。差分输出DC-DC变换器(1)包括连接到负载两端的输出端子(VP，VM)，以及用于传递源电流的开关稳压器(10)。其还包括第三晶体管(FET3)、扼流线圈(L2)，以及用于沿流动方向对阱电流进行整流的第四晶体管(FET4)，差分输出DC-DC变换器(1)还包括第二稳压器，其用于允许阱电流的流动，并将高于接地点(GND)电压且低于高电压侧输出端子(VP)电压的电压发送到低电压侧输出端子(VM)。

公开(公告)号：CN100530440C

公开(公告)日：2009-08-19

申请号：CN200610142094.1

申请日：2002-05-22

Applicant: 富士通微电子株式会社

Inventor： 山崎雅文 ,  铃木孝章 ,  中村俊和 ,  江渡聪 ,  三代俊哉 ,  佐藤绫子 ,  米田隆之 ,  川村典子

IPC: G11C29/36

Abstract: 逻辑芯片和被此逻辑芯片存取的存储芯片安装在同一封装中。在第一测试方式下逻辑芯片的模式发生器运行以便为存储芯片产生内部测试模式。模式选择器在第一测试方式下选择从模式发生器输出的内部测试模式，在第二测试方式下选择通过测试终端提供的外部测试模式，并把所选择的测试模式输出到存储芯片。根据方式选择信号，使用在逻辑芯片中产生的内部测试模式(第一测试模式)或者从外部提供的外部测试模式(第二测试模式)，安装在封装中的存储芯片得到测试。

公开(公告)号：CN100527919C

公开(公告)日：2009-08-12

申请号：CN200410034129.0

申请日：2004-04-22

Applicant: 须贺唯知 ,  新光电气工业株式会社 ,  冲电气工业株式会社 ,  三洋电机株式会社 ,  夏普株式会社 ,  索尼株式会社 ,  株式会社东芝 ,  日本电气株式会社 ,  株式会社瑞萨科技 ,  富士通微电子株式会社 ,  松下电器产业株式会社 ,  罗姆股份有限公司

Inventor： 须贺唯知 ,  伊藤寿浩 ,  中泽秀人 ,  赤川雅俊

IPC: H05K3/34

CPC classification number: H01L24/81 ,  H01L23/49816 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/81054 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H05K3/3436 ,  H05K2203/085 ,  H05K2203/086 ,  Y02P70/613 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49149 ,  Y10T29/49197 ,  H01L2224/05624 ,  H01L2924/00014

Abstract: 在板上安装电子部件的方法，其中电子部件和在其上安装所述电子部件的安装板被置于真空或惰性气氛中，并在常温下通过使所述电子部件和所述板的焊接部件相互接触把所述电子部件安装在所述板上，所述方法包括：利用焊料材料在所述电子部件和所述板的至少一个上形成焊接部件，并使所述电子部件和所述板的所述焊接部件相互接触，而不预处理焊接部分的焊接表面。

公开(公告)号：CN100524715C

公开(公告)日：2009-08-05

申请号：CN200710084483.8

申请日：2007-03-02

Applicant: 富士通微电子株式会社

Inventor： 牧野豊 ,  冈本九弘 ,  栗田行树

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L24/12 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05138 ,  H01L2224/05624 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，其中当通过化学镀方法在由铝-硅(Al-Si)制成的电极焊盘上形成镍(Ni)层时，在沉淀作为催化剂的锌(Zn)之前，以不连续点或岛的形式在电极焊盘的表面上形成铜(Cu)，从而设置薄铜(Cu)层。

公开(公告)号：CN100524706C

公开(公告)日：2009-08-05

申请号：CN200710161946.6

申请日：2003-05-30

Applicant: 富士通微电子株式会社

Inventor： 藤沢哲也 ,  松木浩久 ,  井川治 ,  爱场喜孝 ,  生云雅光 ,  佐藤光孝

IPC: H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24137 ,  H01L2224/24145 ,  H01L2224/24155 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/24227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92224 ,  H01L2924/01006 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本申请公开了一种半导体器件的制造方法。在该半导体器件中，当半导体芯片并列地排列时，多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上，由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围，树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。

公开(公告)号：CN100521542C

公开(公告)日：2009-07-29

申请号：CN02829558.7

申请日：2002-12-26

Applicant: 富士通微电子株式会社

Inventor： 长谷川守仁

IPC: H03L7/197

Abstract: 本发明提供一种PLL电路的∑Δ调制器，其生成调制PLL电路的比较分频器的分频比的调制信号。多个串联连接的积分器(9a～9c)累计输入信号F，并在累计值超过规定值时输出溢出信号OF1～OF3。微分器(10a～10f)转发各积分器(9a～9c)的溢出信号OF1～OF3。加法器(51)将从微分器输出的输出信号(a～f)乘以规定系数，并对该乘法值进行加法运算。将加法器(51)的规定系数的绝对值被设定成小于规定值。通过该设定，调制信号的调制宽度减小。

公开(公告)号：CN100514813C

公开(公告)日：2009-07-15

申请号：CN200610008348.0

申请日：2006-02-17

Applicant: 富士通微电子株式会社

Inventor： 长谷川守仁 ,  小泽秀清

IPC: H02M3/155

Abstract: 提供了一种DC-DC变换器和用于控制DC-DC变换器的方法。DC-DC变换器(20，40)可应用于宽的输入电压范围。误差放大器(31)比较通过利用多个电阻器(R1，R2)对输出电压(Vout)分压而产生的分压(V1)和参考电压(Vr)以产生误差信号(Vop)。电压源(e2)通过偏移误差信号而产生偏移信号(V2，SS2)。PWM比较器(32)比较偏移信号和三角波信号(SS)以产生用于以对应于比较结果的占空比来控制第一输出晶体管(T1)和第二晶体管(T2)的激活和去除激活的驱动信号(DH，DL)。偏移控制器(34)确定输出电压和输入电压(Vin)间的比率，并且根据确定结果控制电压源的偏移电压(Vf)。