公开(公告)号：JPS6127258U

公开(公告)日：1986-02-18

申请号：JP10850784

申请日：1984-07-18

IPC分类号： H01L25/18 ,  H01L25/10 ,  H01L25/11 ,  H01L25/14

CPC分类号： H01L2225/1029 ,  H01L2225/1082 ,  H01L2924/1815

公开(公告)号：JP5067038B2

公开(公告)日：2012-11-07

申请号：JP2007165202

申请日：2007-06-22

申请人： ソニー株式会社

发明人： 俊一 助川 ,  守 工藤 ,  賢一 重並

IPC分类号： H01L25/10 ,  H01L25/11 ,  H01L25/18

CPC分类号： H01L25/105 ,  H01L25/50 ,  H01L2224/16 ,  H01L2225/1041 ,  H01L2225/1082 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2224/0401

摘要： A semiconductor device includes a first semiconductor package, a second semiconductor package. The first semiconductor package includes a first semiconductor package base having a first cavity formed therein, a first mount component mounted in the first cavity, and a first magnet disposed on the first semiconductor package base. The second semiconductor package includes a second semiconductor package base having a second cavity formed therein, a second mount component mounted in the second cavity, and a second magnet disposed on the second semiconductor package base so as to adsorb the first magnet. The first semiconductor package and the second semiconductor package are stacked by an adsorption of magnetic force between the first magnet and the second magnet.

公开(公告)号：JP2014531134A

公开(公告)日：2014-11-20

申请号：JP2014537171

申请日：2012-10-17

申请人： インヴェンサス・コーポレイション

发明人： キャスキー，テレンス ,  モハメッド，イリヤス

IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L25/18 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/13 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3185 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/29 ,  H01L24/32 ,  H01L24/43 ,  H01L24/45 ,  H01L24/49 ,  H01L24/73 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/117 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06155 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/14131 ,  H01L2224/27334 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48108 ,  H01L2224/48145 ,  H01L2224/4824 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73217 ,  H01L2224/73265 ,  H01L2224/82031 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/83005 ,  H01L2224/83192 ,  H01L2224/852 ,  H01L2224/92144 ,  H01L2224/92147 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06596 ,  H01L2225/1035 ,  H01L2225/1052 ,  H01L2225/1076 ,  H01L2225/1082 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/186 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2224/05552

摘要： 超小型電子パッケージ(10)は、複数の第1のチップコンタクト(28)を有する半導体チップ(16A)と、前記半導体チップの端に接する封止層(30)と、前記封止層(30)の表面に露出し前記第1のチップコンタクト(28)と電気的に接続された複数の第1の装置コンタクト(42)とを含む第1の超小型電子装置(12)を備えてよい。パッケージ(10)は、複数の第2のチップコンタクト(28C)を表面に有する半導体チップ(16C)と、前記半導体チップの端に接し前記端から延びる表面を有する封止層(54)とを含む第2の超小型電子装置(14)を備えてよい。該第2の超小型電子装置(14)の前記半導体チップ(16C)の前記表面と前記封止層(54)の前記表面は該第2の超小型電子装置の外面を形成する。前記外面に位置する複数のパッケージ端子(76)は、前記第1の装置コンタクト(42)と電気的に接続された前記結合線(100)を介して前記第1の装置コンタクト(42)に電気的に接続され、前記第2のチップコンタクト(28C)に接して形成された金属被覆されたビア(72)と配線(74)とを介して前記第2のチップコンタクト(28C)に電気的に接続されてよい。

摘要翻译： 微电子封装（10）包括具有多个第一芯片触点（28）的半导体芯片（16A），和与半导体芯片的端部接触的密封层（30），所述密封层（30） 可包括包括多个第一设备接触（42）和暴露连接到第一芯片触点（28）和电至（12）的表面的第一微电子器件。 包（10）包括具有多个第二芯片触点的在表面上具有（28C），以及具有从所述端接触所述半导体芯片的端部延伸的表面的密封层（54）的半导体芯片（16C） 它可以包括一个第二微电子装置（14）。 其中所述表面的所述密封层和所述第二（14）的微电子装置的半导体芯片（16C）（54）的表面形成第二的微电子器件的外表面。 多个位于所述外表面（76）封装端子，所述第一设备经由电触点（42），所述电连接至所述连接线（100）和所述第一接触设备（42） 连接是在接触金属形成涂覆的通孔的第二芯片触点（28C）（72）和布线（74）电经由第二芯片触点（28C） 它可以被连接。

公开(公告)号：JP2012238725A

公开(公告)日：2012-12-06

申请号：JP2011106875

申请日：2011-05-12

申请人： Toshiba Corp ,  株式会社東芝

发明人： WATANABE TAKESHI ,  KARAKANE YUJI ,  IMOTO TAKASHI ,  SHIBUYA KATSUNORI ,  KODAMA YOSHIMUNE ,  KURO YUUKI ,  DOMAE YUSUKE ,  KAWATO MASATOSHI ,  TAKEBE NAOTO

IPC分类号： H01L25/10 ,  H01L25/11 ,  H01L25/18

CPC分类号： H01L21/561 ,  H01L21/565 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06155 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1082 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which allows the connection between an upper and lower packages at low cost without disturbing the downsizing of a semiconductor module, increase in the input/output number and the like.SOLUTION: A semiconductor device 1 of an embodiment comprises a wiring board 2, a semiconductor chip 6 mounted on a first surface 2a of the wiring board 2, a first bump electrode 10 provided on the first surface 2a of the wiring board 2, a second bump electrode 11 provided on a second surface 2b of the wiring board 2 and an encapsulation resin layer 12 encapsulating the semiconductor chip 6 with the first bump electrode 10. The encapsulation resin layer 12 has a recess 13 that exposes a part of the first bump electrode 10. A plurality of semiconductor devices 1 are laminated to form a semiconductor module having a POP structure. In this case, the first bump electrode in a lower stage and the second bump electrode in an upper stage are electrically connected.

摘要翻译： 要解决的问题：提供一种能够以低成本连接上部和下部封装之间的连接而不干扰半导体模块的小型化的半导体器件，增加输入/输出数量等。 解决方案：实施例的半导体器件1包括布线板2，安装在布线板2的第一表面2a上的半导体芯片6，设置在布线板2的第一表面2a上的第一突起电极10 设置在布线基板2的第二面2b上的第二突起电极11和将半导体芯片6与第一凸块电极10封装的封装树脂层12.密封树脂层12具有露出部分 第一突起电极10.层叠多个半导体器件1以形成具有POP结构的半导体模块。 在这种情况下，下层的第一凸块电极和上层的第二凸块电极电连接。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2017011017A

公开(公告)日：2017-01-12

申请号：JP2015122775

申请日：2015-06-18

申请人： 富士電機株式会社

发明人： 坂本 陽

IPC分类号： H01L25/18 ,  H01L25/07 ,  H01L25/04

CPC分类号： H01L23/055 ,  H01L21/52 ,  H01L21/565 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5384 ,  H01L23/562 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1047 ,  H01L2225/1082 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/072 ,  H01L2924/13055 ,  H01L2924/14 ,  H01L2924/15151

摘要： 【課題】接続端子に対する損傷の発生を抑制する。 【解決手段】半導体モジュール製造工程により製造される半導体装置(半導体モジュール20)は、半導体素子を収納する収納領域の周縁部に主面に垂直に設けられたガイドピン24と、当該周縁部に主面に垂直に設けられた接続端子25とを備える樹脂ケース21を有する。さらに、ガイドピン24が挿入される位置決め孔49と、接続端子25が挿入される保護孔48とを備える治具40が取り付けられている。これにより、接続端子25は、ガイドピン24により一端部と他端部とが樹脂ケース21に位置合わせされて固定された治具40により保護される。 【選択図】図8

摘要翻译： 本发明涉及抑制对连接端子的损伤的发生。 通过半导体模块制造工序（半导体模块20）制造的半导体器件包括：垂直地设置于主表面上，用于容纳所述壳体区域中的半导体元件的外周的导向销24，主要是外周 具有树脂壳体21和垂直设置于所述平面的连接端子25。 此外，引导销24的定位孔49被插入时，连接端子25是夹具40安装和保护孔48能够插入。 因此，连接端子25由夹具40，其一端和另一端固定在对准于由导向销24的树脂壳体21的保护。 点域8

公开(公告)号：JP2014229855A

公开(公告)日：2014-12-08

申请号：JP2013110634

申请日：2013-05-27

申请人： 新光電気工業株式会社 ,  Shinko Electric Ind Co Ltd

发明人： HORIUCHI MICHIO ,  FUKAZAWA AKIRA ,  MATSUDA YUICHI ,  TOKUTAKE YASUE

IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L23/5386 ,  H01L21/4832 ,  H01L23/49541 ,  H01L23/5389 ,  H01L24/00 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/105 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81005 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/9202 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L2225/1088 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00014

摘要： 【課題】積層する際に薄型化できると共に、電子部品を信頼性よく接続できる新規な構造の電子部品装置を提供する。【解決手段】中央部に部品接続用パッドP1を備え、中央部の周囲に外部接続用パッドP2を備えた複数の配線層20と、配線層20の上に形成され、部品接続用パッドP1と外部接続用パッドP2とを露出する絶縁層16と、絶縁層16の上に配置され、部品接続用パッドP1が配置された中央部の領域に開口部30aが設けられ、外部接続用パッドP2上に接続ホールHが設けられた枠部材30と、枠部材30の開口部30a内に配置され、部品接続用パッドP1に接続された電子部品40と、枠部材30の開口部30aに形成され、電子部品40を封止する封止樹脂50と、接続ホールH内の外部接続用パッドP2の上に形成された金属接合材60とを含む。【選択図】図13

摘要翻译： 要解决的问题：提供一种新型结构的电子部件装置，其能够在堆叠的情况下实现薄形状，并且以高可靠性连接电子部件。解决方案：电子部件装置包括：多个布线层 20包括中心部分的部件连接焊盘P1，并且包括围绕中心部分的外部连接焊盘P2; 形成在布线层20上并使部件连接焊盘P1和外部连接焊盘P2露出的绝缘层16; 布置在绝缘层16上的框架构件30，在配置有部件连接垫P1的中心部分的区域中具有开口30a，并且在外部连接垫P2上具有连接孔H; 布置在框架构件30的开口30a内并连接到构件连接垫P1的电子部件40; 形成在框架构件30的开口30a中并封装电子部件40的密封树脂50; 以及形成在连接孔H内的外部连接焊盘P2上的金属接合材料60。

公开(公告)号：JP4308797B2

公开(公告)日：2009-08-05

申请号：JP2005163950

申请日：2005-06-03

申请人： 株式会社アドバンストシステムズジャパン

发明人： 幸廣 平井

IPC分类号： H01L25/10 ,  H01L23/12 ,  H01L25/11 ,  H01L25/18 ,  H01R13/24 ,  H01R33/76 ,  H05K1/02 ,  H05K1/14 ,  H05K1/18

CPC分类号： H01L23/4951 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/467 ,  H01L23/473 ,  H01L23/49811 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/05548 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01R13/2421 ,  H05K3/326 ,  H05K2201/10265 ,  H05K2201/10325 ,  H05K2201/10734 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

公开(公告)号：JP2009004622A

公开(公告)日：2009-01-08

申请号：JP2007165202

申请日：2007-06-22

申请人： Sony Corp ,  ソニー株式会社

发明人： KUDO MAMORU ,  SHIGENAMI KENICHI ,  SUKEGAWA SHUNICHI

IPC分类号： H01L25/10 ,  H01L25/11 ,  H01L25/18

CPC分类号： H01L25/105 ,  H01L25/50 ,  H01L2224/16 ,  H01L2225/1041 ,  H01L2225/1082 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2224/0401

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device in which semiconductor packages are layered, the semiconductor device that facilitates attachment and detachment of the semiconductor packages.
SOLUTION: A semiconductor package (10) and a semiconductor package (20) are layered by making magnets (22, 23) formed respectively therein attract each other. Through self-alignment effects of the magnet (22) and magnet (23), the semiconductor package (10) and semiconductor package (20) are positioned, such that a contact (13) comes in contact with a pad formed on the semiconductor package (20). At this time, the contact (13) is pressed against the semiconductor package (20) by an elastic member (14) connected to the contact (13) so that the contact (13) can surely come in contact with the pad.
COPYRIGHT: (C)2009,JPO&INPIT

摘要翻译： 要解决的问题：提供一种半导体封装被层叠的半导体器件，该半导体器件有助于半导体封装件的附接和拆卸。 解决方案：通过使分别形成的磁体（22,23）彼此吸引而将半导体封装（10）和半导体封装（20）层叠。 通过磁体（22）和磁体（23）的自对准效应，半导体封装（10）和半导体封装（20）被定位，使得触点（13）与形成在半导体封装上的焊盘接触 （20）。 此时，通过连接到触头（13）的弹性构件（14）将触点（13）压靠在半导体封装（20）上，使得触点（13）可以确实地与焊盘接触。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2007250764A

公开(公告)日：2007-09-27

申请号：JP2006071130

申请日：2006-03-15

申请人： Elpida Memory Inc ,  エルピーダメモリ株式会社

发明人： SHIBAMOTO MASAKUNI

IPC分类号： H01L25/00 ,  H01L23/32

CPC分类号： H05K1/182 ,  H01L21/563 ,  H01L23/3128 ,  H01L24/97 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1082 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/3511 ,  H05K1/141 ,  H05K3/0052 ,  H05K3/284 ,  H05K2201/10515 ,  H05K2201/10545 ,  H05K2201/10734 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device of package structure which is suitable for mass production and capable of being connected at a narrow pitch for simultaneously realizing a multiple pin and miniaturization, and to provide its manufacturing method.
SOLUTION: A relay board 5-1 is arranged between an upper package and a lower package. Size reduction in solder balls 6 and a pitch reduction can be realized by arranging the relay board 5-1. The relay board 5-1 is set one size larger than that of the upper package and lower package. Underfill can be prevented from leaking and spreading, because the relay board 5-1 is one size larger. A laminated package of high reliability can be realized with many pins, at a narrow pitch, having high mass productivity, and at a low cost.
COPYRIGHT: (C)2007,JPO&INPIT

摘要翻译： 要解决的问题：提供一种适合于批量生产并且能够以窄间距连接以同时实现多引脚和小型化的封装结构的半导体器件，并提供其制造方法。

解决方案：中继板5-1布置在上部封装和下部封装之间。 可以通过布置继电器板5-1来实现焊球6的尺寸减小和间距减小。 继电器板5-1的尺寸比上部封装和下部封装的尺寸大一个。 因为继电器板5-1的尺寸更大，所以可以防止底部填充物泄漏和扩散。 具有高可靠性的层叠封装可以通过许多销以狭窄的间距实现，具有高的批量生产率和低成本。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：KR102229202B1

公开(公告)日：2021-03-17

申请号：KR1020130134930A

申请日：2013-11-07

申请人： 삼성전자주식회사

发明人： 김상원 ,  한승헌

IPC分类号： H01L23/12 ,  H01L23/48

CPC分类号： H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L23/3128 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/18161

摘要： 본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 하부 패키지 상에 적층된 상부 패키지, 그리고 상기 하부 패키지와 상부 패키지를 전기적으로 연결하는 복수개의 연결 단자들 포함한다. 상기 하부 패키지는 하부 패키지 기판, 하부 패키지 기판 상에 실장된 하부 반도체 칩, 그리고 상기 하부 패키지 기판 상에 제공되어 상기 하부 반도체 칩을 몰딩하며 상기 하부 패키지 기판을 라인 형태로 개방하는 트렌치 형태의 제1 오프닝을 갖는 하부 몰드막을 포함한다. 상기 연결 단자들은 상기 제1 오프닝을 통해 노출된 상기 하부 패키지 기판과 전기적으로 연결되고 상기 하부 몰드막과 접촉되지 않는다.