公开(公告)号：US07732932B2

公开(公告)日：2010-06-08

申请号：US11833348

申请日：2007-08-03

申请人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

发明人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

IPC分类号： H01L23/492

CPC分类号： H01L21/563 ,  H01L23/3192 ,  H01L23/562 ,  H01L23/585 ,  H01L2224/73203 ,  H01L2924/01057

摘要： Structures and a method for forming the same. The structure includes a semiconductor substrate, a transistor on the semiconductor substrate, and N interconnect layers on top of the semiconductor substrate, N being a positive integer. The transistor is electrically coupled to the N interconnect layers. The structure further includes a first dielectric layer on top of the N interconnect layers and P crack stop regions on top of the first dielectric layer, P being a positive integer. The structure further includes a second dielectric layer on top of the first dielectric layer. Each crack stop region of the P crack stop regions is completely surrounded by the first dielectric layer and the second dielectric layer. The structure further includes an underfill layer on top of the second dielectric layer. The second dielectric layer is sandwiched between the first dielectric layer and the underfill layer.

摘要翻译： 结构及其形成方法。 该结构包括半导体衬底，半导体衬底上的晶体管和半导体衬底顶部的N个互连层，N为正整数。 晶体管电耦合到N个互连层。 该结构还包括在N个互连层的顶部上的第一介电层和在第一介电层的顶部上的P个裂纹停止区，P是正整数。 该结构还包括在第一电介质层的顶部上的第二电介质层。 P裂纹停止区域的每个裂纹停止区域被第一介电层和第二介电层完全包围。 该结构还包括在第二电介质层的顶部上的底部填充层。 第二电介质层夹在第一介电层和底部填充层之间。

公开(公告)号：US20090032909A1

公开(公告)日：2009-02-05

申请号：US11833348

申请日：2007-08-03

申请人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

发明人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

IPC分类号： H01L23/58 ,  H01L21/64

CPC分类号： H01L21/563 ,  H01L23/3192 ,  H01L23/562 ,  H01L23/585 ,  H01L2224/73203 ,  H01L2924/01057

摘要： Structures and a method for forming the same. The structure includes a semiconductor substrate, a transistor on the semiconductor substrate, and N interconnect layers on top of the semiconductor substrate, N being a positive integer. The transistor is electrically coupled to the N interconnect layers. The structure further includes a first dielectric layer on top of the N interconnect layers and P crack stop regions on top of the first dielectric layer, P being a positive integer. The structure further includes a second dielectric layer on top of the first dielectric layer. Each crack stop region of the P crack stop regions is completely surrounded by the first dielectric layer and the second dielectric layer. The structure further includes an underfill layer on top of the second dielectric layer. The second dielectric layer is sandwiched between the first dielectric layer and the underfill layer.

摘要翻译： 结构及其形成方法。 该结构包括半导体衬底，半导体衬底上的晶体管和半导体衬底顶部的N个互连层，N为正整数。 晶体管电耦合到N个互连层。 该结构还包括在N个互连层的顶部上的第一介电层和在第一介电层的顶部上的P个裂纹停止区，P是正整数。 该结构还包括在第一电介质层的顶部上的第二电介质层。 P裂纹停止区域的每个裂纹停止区域被第一介电层和第二介电层完全包围。 该结构还包括在第二电介质层的顶部上的底部填充层。 第二电介质层夹在第一介电层和底部填充层之间。

公开(公告)号：US07875502B2

公开(公告)日：2011-01-25

申请号：US12788521

申请日：2010-05-27

申请人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

发明人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

IPC分类号： H01L21/78

CPC分类号： H01L21/563 ,  H01L23/3192 ,  H01L23/562 ,  H01L23/585 ,  H01L2224/73203 ,  H01L2924/01057

摘要： A chip fabrication method. A provided structure includes: a transistor on a semiconductor substrate, N interconnect layers on the semiconductor substrate and the transistor (N>0), and a first dielectric layer on the N interconnect layers. The transistor is electrically coupled to the N interconnect layers. P crack stop regions and Q crack stop regions are formed on the first dielectric layer (P, Q>0). The first dielectric layer is sandwiched between the N interconnect layers and a second dielectric layer that is formed on the first dielectric layer. Each P crack stop region is completely surrounded by the first and second dielectric layers. The second dielectric layer is sandwiched between the first dielectric layer and an underfill layer that is formed on the second dielectric layer. Each Q crack stop region is completely surrounded by the first dielectric layer and the underfill layer.

摘要翻译： 芯片制造方法。 提供的结构包括：半导体衬底上的晶体管，半导体衬底上的N个互连层和晶体管（N> 0），以及N个互连层上的第一介电层。 晶体管电耦合到N个互连层。 在第一介电层（P，Q> 0）上形成有P断裂区域和Q裂纹停止区域。 第一电介质层夹在N互连层和形成在第一介电层上的第二电介质层之间。 每个P裂纹停止区域被第一和第二介电层完全包围。 第二电介质层夹在第一电介质层和形成在第二电介质层上的底部填充层之间。 每个Q裂纹停止区域被第一介电层和底部填充层完全包围。

公开(公告)号：US20100233872A1

公开(公告)日：2010-09-16

申请号：US12788521

申请日：2010-05-27

申请人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

发明人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

IPC分类号： H01L21/71

CPC分类号： H01L21/563 ,  H01L23/3192 ,  H01L23/562 ,  H01L23/585 ,  H01L2224/73203 ,  H01L2924/01057

摘要： A chip fabrication method. A provided structure includes: a transistor on a semiconductor substrate, N interconnect layers on the semiconductor substrate and the transistor (N>0), and a first dielectric layer on the N interconnect layers. The transistor is electrically coupled to the N interconnect layers. P crack stop regions and Q crack stop regions are formed on the first dielectric layer (P, Q>0). The first dielectric layer is sandwiched between the N interconnect layers and a second dielectric layer that is formed on the first dielectric layer. Each P crack stop region is completely surrounded by the first and second dielectric layers. The second dielectric layer is sandwiched between the first dielectric layer and an underfill layer that is formed on the second dielectric layer. Each Q crack stop region is completely surrounded by the first dielectric layer and the underfill layer.

摘要翻译： 芯片制造方法。 提供的结构包括：半导体衬底上的晶体管，半导体衬底上的N个互连层和晶体管（N> 0），以及N个互连层上的第一介电层。 晶体管电耦合到N个互连层。 在第一介电层（P，Q> 0）上形成有P断裂区域和Q裂纹停止区域。 第一电介质层夹在N互连层和形成在第一介电层上的第二电介质层之间。 每个P裂纹停止区域被第一和第二介电层完全包围。 第二电介质层夹在第一电介质层和形成在第二电介质层上的底部填充层之间。 每个Q裂纹停止区域被第一介电层和底部填充层完全包围。

公开(公告)号：US08493746B2

公开(公告)日：2013-07-23

申请号：US12704592

申请日：2010-02-12

申请人： Charles L. Arvin ,  Alexandre Blander ,  Peter J. Brofman ,  Donald W. Henderson ,  Gareth G. Hougham ,  Hsichang Liu ,  Eric D. Perfecto ,  Srinivasa S. N. Reddy ,  Krystyna W. Semkow ,  Kamalesh K. Srivastava ,  Brian R. Sundlof ,  Julien Sylvestre ,  Renee L. Weisman

发明人： Charles L. Arvin ,  Alexandre Blander ,  Peter J. Brofman ,  Donald W. Henderson ,  Gareth G. Hougham ,  Hsichang Liu ,  Eric D. Perfecto ,  Srinivasa S. N. Reddy ,  Krystyna W. Semkow ,  Kamalesh K. Srivastava ,  Brian R. Sundlof ,  Julien Sylvestre ,  Renee L. Weisman

IPC分类号： H05K7/00 ,  H05K1/03 ,  H05K1/11 ,  H05K7/10 ,  H01L23/48

CPC分类号： H01B1/02 ,  B23K35/0244 ,  B23K35/262 ,  B23K35/36 ,  B23K35/3602 ,  B82Y30/00 ,  C22C13/00 ,  H01B13/00 ,  H01L23/49866 ,  H01L2924/0002 ,  H05K3/3436 ,  H05K3/3463 ,  H05K2201/0209 ,  H05K2201/0257 ,  Y10T29/49117 ,  H01L2924/00

摘要： In one embodiment of the present invention, inert nano-sized particles having dimensions from 1 nm to 1,000 nm are added into a solder ball. The inert nano-sized particles may comprise metal oxides, metal nitrides, metal carbides, metal borides, etc. The inert nano-sized particles may be a single compound, or may be a metallic material having a coating of a different material. In another embodiment of the present invention, a small quantity of at least one elemental metal that forms stable high melting intermetallic compound with tin is added to a solder ball. The added at least one elemental metal forms precipitates of intermetallic compounds with tin, which are dispersed as fine particles in the solder.

摘要翻译： 在本发明的一个实施方案中，将尺寸为1nm至1000nm的惰性纳米尺寸颗粒加入到焊球中。 惰性纳米尺寸颗粒可以包括金属氧化物，金属氮化物，金属碳化物，金属硼化物等。惰性纳米尺寸颗粒可以是单一化合物，或者可以是具有不同材料的涂层的金属材料。 在本发明的另一个实施方案中，将少量与锡形成稳定的高熔点金属间化合物的元素金属添加到焊料球中。 添加的至少一种元素金属与锡形成金属间化合物的沉淀物，其作为细颗粒分散在焊料中。

公开(公告)号：US06878608B2

公开(公告)日：2005-04-12

申请号：US09870531

申请日：2001-05-31

申请人： Peter J. Brofman ,  Glenn G. Daves ,  Sudipta K. Ray ,  Herbert I. Stoller

发明人： Peter J. Brofman ,  Glenn G. Daves ,  Sudipta K. Ray ,  Herbert I. Stoller

IPC分类号： H01L21/48 ,  H01L21/68 ,  H01L21/46 ,  H01L21/30 ,  H01L21/302 ,  H01L21/44 ,  H01L21/4763

CPC分类号： H01L21/6835 ,  H01L21/486 ,  H01L24/16 ,  H01L2221/6834 ,  H01L2221/68345 ,  H01L2221/68354 ,  H01L2221/68363 ,  H01L2224/16237 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00

摘要： A silicon based package (SBP) is formed starting with a thick wafer, which serves as the base for the SBP, composed of silicon which has a first surface and a reverse surface which are planar. Then form an interconnection structure including multilayer conductor patterns over the first surface. Form a temporary bond between the SBP and a wafer holder, with the wafer holder being a rigid structure. Thin the wafer to a desired thickness to form an Ultra Thin Silicon Wafer (UTSW) for the SBP. Forming via holes which extend through the UTSW, forming metallization in the via holes which extends through the UTSW, making electrical contact to the interconnection structure on the first surface. Then bond the metallization in the via holes to pads of a carrier.

摘要翻译： 基于硅的封装（SBP）从用作SBP的基底的厚晶片开始形成，所述基板由具有平坦的第一表面和反面的硅组成。 然后在第一表面上形成包括多层导体图案的互连结构。 在SBP和晶片保持器之间形成临时结合，晶片保持器是刚性结构。 将晶片细化至所需厚度，以形成SBP的超薄硅片（UTSW）。 形成穿过UTSW的孔，在穿过UTSW的通孔中形成金属化，与第一表面上的互连结构电接触。 然后将通孔中的金属化物接合到载体的焊盘。

公开(公告)号：US06657313B1

公开(公告)日：2003-12-02

申请号：US09233385

申请日：1999-01-19

申请人： Peter J. Brofman ,  Shaji Faroon ,  John U. Knickerbocker ,  Scott I. Langenthal ,  Sudipta K. Ray ,  Kathleen A. Stalter

发明人： Peter J. Brofman ,  Shaji Faroon ,  John U. Knickerbocker ,  Scott I. Langenthal ,  Sudipta K. Ray ,  Kathleen A. Stalter

IPC分类号： H01L2348

CPC分类号： H05K3/3436 ,  H01L23/49827 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/09701 ,  H05K2201/10378 ,  H05K2201/10424 ,  H05K2201/10674 ,  H05K2203/0415 ,  Y02P70/613 ,  Y10T29/49144 ,  Y10T29/49149 ,  H01L2224/05599

摘要： A device for preventing short circuits between solder joints in flip chip packaging. The dielectric interposer has a plurality of apertures or vias which correspond to the I/O pads on a chip and substrate. Preferably, the interposer comprises a polyester film, glass, alumina, polyimide, a heat curable polymer or an inorganic powder filler in an organic material. More preferably, the interposer contains an adhesive or has adhesive layers disposed on the linear surfaces of the interposer. Cone shaped solder elements are formed within the apertures of the interposer. The dielectric interposer is positioned between a chip and substrate in an electronic module and thermally reflowed to create an electrical and mechanical interconnection. The interposer prohibits contact between the solder joints by isolating each of the joints and corresponding bonding pads. The interposer also prevents over compression of the solder joints by acting as a stand off.

摘要翻译： 一种用于防止倒装芯片封装中焊点之间短路的装置。 电介质插入件具有与芯片和基板上的I / O焊盘对应的多个孔或通孔。 优选地，中间层包括有机材料中的聚酯膜，玻璃，氧化铝，聚酰亚胺，可热固化聚合物或无机粉末填料。 更优选地，插入件包含粘合剂或者具有设置在插入件的线性表面上的粘合剂层。 锥形焊料元件形成在插入件的孔内。 电介质插入件位于电子模块中的芯片和衬底之间并被热回流以产生电气和机械互连。 插入器通过隔离每个接头和相应的接合焊盘来禁止焊点之间的接触。 插入器还通过作为支架来防止焊点的过度压缩。

公开(公告)号：US5968670A

公开(公告)日：1999-10-19

申请号：US909864

申请日：1997-08-12

申请人： Peter J. Brofman ,  Patrick A. Coico ,  Mark G. Courtney ,  James H. Covell, II ,  Shaji Farooq ,  Lewis S. Goldmann ,  Raymond A. Jackson ,  David C. Linnell ,  Gregory B. Martin ,  Frank L. Pompeo ,  Kathleen A. Stalter ,  Hilton T. Toy

发明人： Peter J. Brofman ,  Patrick A. Coico ,  Mark G. Courtney ,  James H. Covell, II ,  Shaji Farooq ,  Lewis S. Goldmann ,  Raymond A. Jackson ,  David C. Linnell ,  Gregory B. Martin ,  Frank L. Pompeo ,  Kathleen A. Stalter ,  Hilton T. Toy

IPC分类号： B23K35/02 ,  H01L21/60 ,  H01L23/48 ,  H05K3/34 ,  B23K35/14

CPC分类号： H01L24/81 ,  B23K35/0222 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H05K3/3436 ,  H01L2224/10135 ,  H01L2224/13076 ,  H01L2224/131 ,  H01L2224/14051 ,  H01L2224/14505 ,  H01L2224/16058 ,  H01L2224/16227 ,  H01L2224/17051 ,  H01L2224/81136 ,  H01L2224/81139 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/30107 ,  H05K2201/09781 ,  H05K2201/10265 ,  H05K2203/0415 ,  H05K2203/0465 ,  H05K2203/306 ,  Y02P70/613 ,  Y10T428/12222 ,  Y10T428/12333 ,  Y10T428/12486

摘要： A method and apparatus are provided for forming an elongated solder joint between two soldered substrates of an electronic module or an electronic module in the process of being fabricated by using expandable solder bump means disposed between the substrates. The expandable solder bumps means comprise solder having a higher reflow temperature than the solder used to join the substrates and expansion means such as a compressed spring encased within the solder and are activated (expanded) by reflowing at a higher temperature than the melting point temperature of the solder joints.

摘要翻译： 提供了一种方法和装置，用于在通过使用设置在基板之间的可膨胀焊料凸块装置制造过程中，在电子模块或电子模块的两个焊接基板之间形成细长焊接接头。 可膨胀焊料凸点装置包括具有比用于接合基板的焊料更高的回流温度的焊料和诸如包封在焊料内的压缩弹簧的膨胀装置，并且通过在比熔融温度高于 焊点。

公开(公告)号：US20130292455A1

公开(公告)日：2013-11-07

申请号：US13463412

申请日：2012-05-03

申请人： Peter J. Brofman ,  Jae-Woong Nah ,  Katsuyuki Sakuma

发明人： Peter J. Brofman ,  Jae-Woong Nah ,  Katsuyuki Sakuma

IPC分类号： B23K31/02 ,  B23K37/04

CPC分类号： B23K31/02 ,  B23K1/0016 ,  B23K3/047 ,  B23K35/0222 ,  B23K37/04 ,  B23K2101/40 ,  H01L24/81 ,  H01L2924/10253 ,  H01L2924/1305 ,  H01L2924/15787 ,  H01L2924/00

摘要： A flip chip assembly apparatus includes at least one warpage-suppressor assembly. Each warpage-suppressor assembly can include a side heater, a deformable material pad, and an actuator assembly for moving the side heater and the deformable material pad. Each side heater provides additional heat to peripheral solder balls during bonding of two substrates, thereby facilitating the reflow of the peripheral solder balls. Each deformable material pad contacts, and presses down on, a surface of one of the two substrates under bonding. The deformable material pad(s) can prevent or minimize warpage of the contacted substrate.

摘要翻译： 倒装芯片组装装置包括至少一个翘曲抑制组件。 每个翘曲抑制组件可以包括侧加热器，可变形材料垫和用于移动侧加热器和可变形材料垫的致动器组件。 每个侧面加热器在两个基板的接合期间向外围焊球提供额外的热量，从而便于外围焊球的回流。 每个可变形材料焊盘在粘合下接触并压下两个基板之一的表面。 可变形材料垫可以防止或最小化接触的基底的翘曲。

公开(公告)号：US20080225484A1

公开(公告)日：2008-09-18

申请号：US11687037

申请日：2007-03-16

申请人： William L. Brodsky ,  Peter J. Brofman ,  James A. Busby ,  Bruce J. Chamberlin ,  Scott A. Cummings ,  David L. Edwards ,  Thomas J. Fleischman ,  Michael J. Griffin ,  Sushumna Iruvanti ,  David C. Long ,  Jennifer V. Muncy ,  Robin A. Susko

发明人： William L. Brodsky ,  Peter J. Brofman ,  James A. Busby ,  Bruce J. Chamberlin ,  Scott A. Cummings ,  David L. Edwards ,  Thomas J. Fleischman ,  Michael J. Griffin ,  Sushumna Iruvanti ,  David C. Long ,  Jennifer V. Muncy ,  Robin A. Susko

IPC分类号： H05K7/20

CPC分类号： H01L23/42 ,  H01L23/433 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01079 ,  H01L2924/16152 ,  H01L2924/3511 ,  H01L2224/0401

摘要： Methods, apparatus and assemblies for enhancing heat transfer in electronic components using a flexible thermal pillow. The flexible thermal pillow has a thermally conductive material sealed between top and bottom conductive layers, with the bottom layer having a flexible reservoir residing on opposing sides of a central portion of the pillow that has a gap. The pillow may have roughened internal surfaces to increase an internal surface area within the pillow for enhanced heat dissipation. In an electronic assembly, the central portion of the pillow resides between a heat sink and heat-generating component for the thermal coupling there-between. During thermal cycling, the flexible reservoir of the pillow expands to retain thermally conductive material extruded from the gap, and then contracts to force such extruded material back into the gap. An external pressure source may contact the pillow for further forcing the extruded thermally conductive material back into the gap.

摘要翻译： 使用柔性热枕头增强电子部件传热的方法，装置和组件。 柔性热枕头具有密封在顶部和底部导电层之间的导热材料，底层具有位于枕头的中心部分的具有间隙的相对侧上的柔性容器。 枕头可能具有粗糙的内表面以增加枕头内的内表面积，以增强散热。 在电子组件中，枕头的中心部分位于散热器和用于其之间的热耦合的发热部件之间。 在热循环期间，枕头的柔性储存器膨胀以保持从间隙挤出的导热材料，然后收缩以迫使这种挤出的材料回到间隙中。 外部压力源可以接触枕头，以进一步迫使挤出的导热材料回到间隙中。