公开(公告)号：US20090212435A1

公开(公告)日：2009-08-27

申请号：US12036718

申请日：2008-02-25

申请人： Robert Montgomery ,  Hugo Burke ,  Philip Parsonage ,  Susan Johns ,  David Paul Jones

发明人： Robert Montgomery ,  Hugo Burke ,  Philip Parsonage ,  Susan Johns ,  David Paul Jones

IPC分类号： H01L23/532 ,  H01L21/768

CPC分类号： H01L24/11 ,  H01L21/56 ,  H01L24/02 ,  H01L24/10 ,  H01L24/13 ,  H01L29/41775 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2224/0401 ,  H01L2224/11019 ,  H01L2224/11466 ,  H01L2224/11831 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/05494 ,  H01L2924/13091 ,  H01L2924/00

摘要： A power semiconductor device that includes a stack of a thin metal layer and a thick metal layer over the active region thereof, and a method for the fabrication thereof.

摘要翻译： 一种功率半导体器件及其制造方法，其包括在其有源区上的薄金属层和厚金属层的堆叠。

公开(公告)号：US08791525B2

公开(公告)日：2014-07-29

申请号：US12036718

申请日：2008-02-25

申请人： Robert Montgomery ,  Hugo Burke ,  Philip Parsonage ,  Susan Johns ,  David Paul Jones

发明人： Robert Montgomery ,  Hugo Burke ,  Philip Parsonage ,  Susan Johns ,  David Paul Jones

IPC分类号： H01L29/76

CPC分类号： H01L24/11 ,  H01L21/56 ,  H01L24/02 ,  H01L24/10 ,  H01L24/13 ,  H01L29/41775 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2224/0401 ,  H01L2224/11019 ,  H01L2224/11466 ,  H01L2224/11831 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/05494 ,  H01L2924/13091 ,  H01L2924/00

摘要： A power semiconductor device that includes a stack of a thin metal layer and a thick metal layer over the active region thereof, and a method for the fabrication thereof.

摘要翻译： 一种功率半导体器件及其制造方法，其包括在其有源区上的薄金属层和厚金属层的堆叠。

公开(公告)号：US20090218684A1

公开(公告)日：2009-09-03

申请号：US12359735

申请日：2009-01-26

申请人： Mark Pavier ,  Danish Khatri ,  Daniel Cutler ,  Andrew Neil Sawle ,  Susan Johns ,  Martin Carroll ,  David Paul Jones

发明人： Mark Pavier ,  Danish Khatri ,  Daniel Cutler ,  Andrew Neil Sawle ,  Susan Johns ,  Martin Carroll ,  David Paul Jones

IPC分类号： H01L23/498

CPC分类号： H01L23/492 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/12 ,  H01L2224/0401 ,  H01L2224/05541 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05599 ,  H01L2224/05639 ,  H01L2224/13007 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/32245 ,  H01L2224/73153 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00

摘要： A power semiconductor package that includes a power semiconductor device having a threshold voltage that does not vary when subjected to an autoclave test.

摘要翻译： 一种功率半导体封装，其包括具有阈值电压的功率半导体器件，所述阈值电压在进行高压釜测试时不变化。

公开(公告)号：US08143729B2

公开(公告)日：2012-03-27

申请号：US12359735

申请日：2009-01-26

申请人： Mark Pavier ,  Danish Khatri ,  Daniel Cutler ,  Andrew Neil Sawle ,  Susan Johns ,  Martin Carroll ,  David Paul Jones

发明人： Mark Pavier ,  Danish Khatri ,  Daniel Cutler ,  Andrew Neil Sawle ,  Susan Johns ,  Martin Carroll ,  David Paul Jones

IPC分类号： H01L23/48 ,  H01L23/29

CPC分类号： H01L23/492 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/12 ,  H01L2224/0401 ,  H01L2224/05541 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05599 ,  H01L2224/05639 ,  H01L2224/13007 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/32245 ,  H01L2224/73153 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00

摘要： A power semiconductor package that includes a power semiconductor device having a threshold voltage that does not vary when subjected to an autoclave test.

摘要翻译： 一种功率半导体封装，其包括具有阈值电压的功率半导体器件，所述阈值电压在进行高压釜测试时不变化。

公开(公告)号：US07423317B2

公开(公告)日：2008-09-09

申请号：US11491743

申请日：2006-07-24

申请人： Hugo R. G. Burke ,  David Paul Jones ,  Ling Ma ,  Robert Montgomery

发明人： Hugo R. G. Burke ,  David Paul Jones ,  Ling Ma ,  Robert Montgomery

IPC分类号： H01L29/739

CPC分类号： H01L29/7813 ,  H01L21/2815 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4933 ,  H01L29/66734

摘要： A power semiconductor device which includes gate liners extending along gate insulation liners and an insulation block spacing the two gate liners.

摘要翻译： 一种功率半导体器件，其包括沿栅极绝缘衬垫延伸的栅极衬垫和间隔两个栅极衬垫的绝缘块。

公开(公告)号：US08987898B2

公开(公告)日：2015-03-24

申请号：US13154360

申请日：2011-06-06

申请人： Rupert Burbidge ,  David Paul Jones ,  Amarjit Dhadda ,  Robert Montgomery

发明人： Rupert Burbidge ,  David Paul Jones ,  Amarjit Dhadda ,  Robert Montgomery

IPC分类号： H01L23/488 ,  H01L21/304 ,  H01L21/683

CPC分类号： H01L21/304 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2924/0002 ,  H01L2924/00

摘要： According to one embodiment, a semiconductor wafer comprises a plurality of solder bumps for providing device contacts formed over a functional region of the semiconductor wafer, and one or more support rings surrounding the functional region. The one or more support rings and the plurality of solder bumps are formed so as to have substantially matching heights. The presence of the one or more support rings causes the semiconductor wafer to have a substantially uniform thickness in the functional region after a thinning process is performed on the semiconductor wafer. A method for fabricating the semiconductor wafer comprises forming the plurality of solder bumps over the functional region, and forming the one or more support rings surrounding the functional region before performing the thinning process on the semiconductor wafer.

摘要翻译： 根据一个实施例，半导体晶片包括用于提供形成在半导体晶片的功能区域上的器件触点的多个焊料凸块和围绕功能区域的一个或多个支撑环。 一个或多个支撑环和多个焊料凸块被形成为具有基本匹配的高度。 一个或多个支撑环的存在使得半导体晶片在半导体晶片上执行变薄处理之后，在功能区域中具有基本均匀的厚度。 制造半导体晶片的方法包括在功能区域之上形成多个焊料凸块，以及在对半导体晶片进行稀化处理之前形成围绕功能区域的一个或多个支撑环。

公开(公告)号：US20120306072A1

公开(公告)日：2012-12-06

申请号：US13154360

申请日：2011-06-06

申请人： Rupert Burbidge ,  David Paul Jones ,  Amarjit Dhadda ,  Robert Montgomery

发明人： Rupert Burbidge ,  David Paul Jones ,  Amarjit Dhadda ,  Robert Montgomery

IPC分类号： H01L23/488 ,  H01L21/60

CPC分类号： H01L21/304 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2924/0002 ,  H01L2924/00

摘要： According to one embodiment, a semiconductor wafer comprises a plurality of solder bumps for providing device contacts formed over a functional region of the semiconductor wafer, and one or more support rings surrounding the functional region. The one or more support rings and the plurality of solder bumps are formed so as to have substantially matching heights. The presence of the one or more support rings causes the semiconductor wafer to have a substantially uniform thickness in the functional region after a thinning process is performed on the semiconductor wafer. A method for fabricating the semiconductor wafer comprises forming the plurality of solder bumps over the functional region, and forming the one or more support rings surrounding the functional region before performing the thinning process on the semiconductor wafer.

摘要翻译： 根据一个实施例，半导体晶片包括用于提供形成在半导体晶片的功能区域上的器件触点的多个焊料凸块和围绕功能区域的一个或多个支撑环。 一个或多个支撑环和多个焊料凸块被形成为具有基本匹配的高度。 一个或多个支撑环的存在使得半导体晶片在半导体晶片上执行变薄处理之后，在功能区域中具有基本均匀的厚度。 制造半导体晶片的方法包括在功能区域之上形成多个焊料凸块，以及在对半导体晶片进行稀化处理之前形成围绕功能区域的一个或多个支撑环。

公开(公告)号：US08844516B2

公开(公告)日：2014-09-30

申请号：US13144998

申请日：2010-01-25

申请人： David Paul Jones ,  Reginald Geraint Brown

发明人： David Paul Jones ,  Reginald Geraint Brown

IPC分类号： F24J2/42 ,  F24D11/00 ,  F24D11/02 ,  F24D5/12 ,  F24D5/00

CPC分类号： F24D11/0264 ,  F24D5/005 ,  F24D5/12 ,  F24D11/007 ,  F24D11/009 ,  F24D11/0285 ,  F24D2200/12 ,  F24D2200/14 ,  Y02B10/20 ,  Y02B10/70 ,  Y02B30/12 ,  Y02B30/125 ,  Y02B30/52

摘要： This relates to a heating device including a solar energy collector, the solar energy collector transferring collected solar energy to outside air. First collector panels are used to heat outside air which heated air is led to a heater, for example a space heater. Second collector panels are used to transfer solar energy to air led to a heat exchanger of a heat pump. The heat pump transfers the extracted heat to heat storage. The stored heat is added to the air coming from the first collector panels if the temperature of the air coming from the first collector panels is below a predetermined temperature.

摘要翻译： 这涉及一种包括太阳能收集器的加热装置，太阳能收集器将收集的太阳能转移到外部空气。 第一收集器板用于加热外部空气，将加热的空气引导到加热器，例如空间加热器。 第二个收集器板用于将太阳能转移到导致热泵热交换器的空气中。 热泵将提取的热量转移到储热。 如果来自第一收集器板的空气的温度低于预定温度，则将储存的热量添加到来自第一收集器板的空气中。

公开(公告)号：US07456470B2

公开(公告)日：2008-11-25

申请号：US11238207

申请日：2005-09-29

申请人： David Paul Jones

发明人： David Paul Jones

IPC分类号： H01L27/108

CPC分类号： H01L29/781 ,  H01L29/417 ,  H01L29/41741 ,  H01L29/42368 ,  H01L29/66734

摘要： A top drain MOSgated device has its drain on the top of semiconductor die and its source on the bottom of the die substrate. Parallel spaced trenches extend from the die top surface through a drift region, a channel region and terminate on the substrate region. The bottoms of each trench receive a silicide conductor to short the substrate source to channel regions. The silicide conductors are then insulated at their top surfaces and gate electrodes are placed in the same trenches as those receiving the channel/source short.

摘要翻译： 顶漏MOS器件的漏极位于半导体管芯的顶部，其源极在管芯基板的底部。 平行隔开的沟槽从模具顶表面延伸穿过漂移区域，沟道区域并终止在衬底区域上。 每个沟槽的底部接收硅化物导体以将衬底源短路至沟道区。 然后，硅化物导体在其顶表面处被绝缘，并且栅电极被放置在与接收沟道/源短的沟槽相同的沟槽中。

公开(公告)号：US07238985B2

公开(公告)日：2007-07-03

申请号：US10911170

申请日：2004-08-04

申请人： David Paul Jones ,  Robert P. Haase

发明人： David Paul Jones ,  Robert P. Haase

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/00 ,  H01L31/117

CPC分类号： H01L29/66431 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/66666 ,  H01L29/7781 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/7827

摘要： A MOSgated trench device has a reduced on resistance by forming a less than about a 13 nm thick strained SiGe layer on the silicon surface of the trenches and forming a thin (30 nm or less) layer of epitaxially deposited silicon on the SiGe layer which epi layer is converted to a gate oxide layer. The conduction channel formed by the SiGe layer is permanently strained to increase its mobility particularly hole mobility.

摘要翻译： MOS沟槽器件通过在沟槽的硅表面上形成小于约13nm厚的应变SiGe层，并且在SiGe层上形成薄（30nm或更小）的外延沉积硅的薄层，其外延 层被转换成栅极氧化物层。 由SiGe层形成的导电通道永久地应变以增加其迁移率，特别是空穴迁移率。