公开(公告)号：WO2016130317A1

公开(公告)日：2016-08-18

申请号：PCT/US2016/014913

申请日：2016-01-26

Applicant: QUALCOMM INCORPORATED

Inventor： SYED, Ahmer, Raza ,  KIM, Chin-Kwan ,  BCHIR, Omar, James ,  SHAH, Milind, Pravin ,  LANE, Ryan, David

IPC: H01L25/065 ,  H01L21/98 ,  H01L23/13 ,  H01L23/538

CPC classification number: H01L25/0655 ,  H01L21/4857 ,  H01L21/6835 ,  H01L23/13 ,  H01L23/145 ,  H01L23/36 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5385 ,  H01L24/32 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68372 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/81005 ,  H01L2224/83191 ,  H01L2224/92225 ,  H01L2924/15158 ,  H01L2924/15333

Abstract: A semiconductor package for a side by side die configuration may include a substrate having a cavity, a bridge interposer positioned within the cavity and having an active side facing active sides of a first die and a second die and partially horizontally overlapping the first die and the second die to provide an interconnection between the first die and the second die, and a thermal element attached to backsides of the first die and the second die to provide a heat path and heat storage for the first die and the second die.

Abstract translation: 用于并排管芯配置的半导体封装可以包括具有空腔的衬底，位于空腔内的桥插入器，并且具有面向第一管芯的主动侧的活动侧和第二管芯，并且部分水平地重叠第一管芯和 第二模具以提供第一模具和第二模具之间的互连，以及附接到第一模具和第二模具的背面的热元件，以为第一模具和第二模具提供热路径和热存储。

公开(公告)号：WO2017052767A1

公开(公告)日：2017-03-30

申请号：PCT/US2016/044520

申请日：2016-07-28

Applicant: INTEL CORPORATION

Inventor： MEYERS, John G. ,  KHALAF, Bilal ,  GOGINENI, Sireesha ,  LONG, Brian J.

IPC: H01L25/065 ,  H01L23/498 ,  H01L23/00

CPC classification number: H01L23/585 ,  H01L21/52 ,  H01L22/32 ,  H01L22/34 ,  H01L23/13 ,  H01L23/3121 ,  H01L23/49816 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L2223/6677 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06593 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/1433 ,  H01L2924/1436 ,  H01L2924/15162 ,  H01L2924/15192 ,  H01L2924/1531 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/15333 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

Abstract: Techniques and mechanisms to facilitate connection with one or more integrated circuit (IC) dies of a packaged device. In an embodiment, the packaged device includes a first substrate coupled to a first side of a package, and a second substrate coupled to a second side of the package opposite the first side. Circuitry, coupled via the first substrate to one or more IC dies disposed in the package, includes a circuit structure disposed at a cantilever portion of the first substrate. The cantilever portion extends past one or both of an edge of the first side and an edge of the second side. In another embodiment, a hardware interface disposed on the second substrate enables coupling of the packaged device to another device.

Abstract translation: 便于与封装器件的一个或多个集成电路（IC）管芯连接的技术和机制。 在一个实施例中，封装器件包括耦合到封装的第一侧的第一衬底和耦合到封装件与第一侧相对的第二侧的第二衬底。 通过第一基板耦合到设置在封装中的一个或多个IC芯片的电路包括设置在第一基板的悬臂部分处的电路结构。 悬臂部分延伸穿过第一侧的边缘和第二侧的边缘中的一个或两个。 在另一个实施例中，设置在第二基板上的硬件接口使得能够将封装的装置耦合到另一装置。

公开(公告)号：WO2015125316A1

公开(公告)日：2015-08-27

申请号：PCT/JP2014/061608

申请日：2014-04-24

Applicant: 株式会社新川

Inventor： 吉野　浩章 ,  富山　俊彦

IPC: H01L21/60

CPC classification number: H01L24/81 ,  B23K20/004 ,  B23K20/26 ,  H01L21/486 ,  H01L21/4896 ,  H01L23/49827 ,  H01L24/14 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/742 ,  H01L24/75 ,  H01L24/78 ,  H01L24/85 ,  H01L25/10 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/1134 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/742 ,  H01L2224/78268 ,  H01L2224/78301 ,  H01L2224/85045 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/15333 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 　半導体装置用のバンプを形成する方法であって、ボンディングツールの先端から延出したワイヤの先端を第１地点Ｘ１にボンディングするボンディング工程と、ボンディングツールを第１地点Ｘ１から離れる方向に移動させるワイヤ繰出工程と、基準面の第２地点Ｘ２でボンディングツールによりワイヤの一部を押圧し、ワイヤに薄肉部（６４）を形成する薄肉部形成工程と、第１地点Ｘ１にボンディングされたワイヤを基準面から立ち上がるように整形するワイヤ整形工程と、ワイヤを薄肉部から切断し、第１地点Ｘ１に基準面から立ち上がる形状を有するバンプ（６０）を形成するバンプ形成工程と、を含む。これにより、所望の高さを有するバンプをより簡便で効率的に形成することができる。

Abstract translation: 公开了一种用于形成半导体器件的凸点的方法，所述方法包括：接合步骤，其中从接合工具的前端延伸的线的前端接合到第一点（X1）; 送丝步骤，其中所述接合工具沿远离所述第一点（X1）的方向移动; 薄壁形成步骤，其中通过粘合工具在参考表面上的第二点（X2）处挤压所述金属丝的一部分，并且形成薄部分（64）作为所述金属丝的一部分; 线形成步骤，其中结合到第一点（X1）的线被成形为使得线从参考表面站立; 以及凸起形成步骤，其中从所述薄部分切割所述线，并且在所述第一点（X1）处形成具有从所述基准表面竖立的形状的凸块（60）。 因此，可以更容易且有效地形成具有期望高度的凸块。

公开(公告)号：WO2011054554A1

公开(公告)日：2011-05-12

申请号：PCT/EP2010/061902

申请日：2010-08-16

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  HOUGHAM, Gareth, Geoffrey ,  MCVICKER, Gerard ,  GU, Xiaoxiong

Inventor： HOUGHAM, Gareth, Geoffrey ,  MCVICKER, Gerard ,  GU, Xiaoxiong

IPC: H01L21/48 ,  H01L23/498

CPC classification number: H01L24/14 ,  H01L21/486 ,  H01L23/48 ,  H01L23/49827 ,  H01L24/11 ,  H01L24/17 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/11622 ,  H01L2224/1182 ,  H01L2224/13014 ,  H01L2224/13017 ,  H01L2224/1607 ,  H01L2224/16145 ,  H01L2224/81101 ,  H01L2224/81208 ,  H01L2224/81899 ,  H01L2225/06513 ,  H01L2924/0002 ,  H01L2924/12042 ,  H01L2924/15313 ,  H01L2924/15323 ,  H01L2924/15333 ,  H01R13/02 ,  H01R13/2421 ,  H01R43/16 ,  H05K3/064 ,  H05K3/326 ,  H05K3/4092 ,  H05K2201/0355 ,  H05K2201/0382 ,  H05K2201/10265 ,  H05K2201/10378 ,  Y10T29/49126 ,  Y10T29/49208 ,  Y10T29/49218 ,  Y10T29/49222 ,  Y10T29/49224 ,  H01L2924/00

Abstract: A structure and method for manufacturing the same for manufacturing a contact structure for microelectronics manufacturing including the steps of forming first and second metal sheets to form a plurality of outwardly extending bump each defining a cavity. Symmetrically mating the first and second metal sheets in opposing relation to each other to form upper and lower bumps each defining an enclosure therebetween wherein the mated first and second sheets form a contact structure. Coating the contact structure with an insulating material, and fabricating helix shaped contacts from upper and lower bumps. The helix shaped contacts having first and second portions being in mirror image relationship to each other.

Abstract translation: 一种用于制造用于微电子制造的接触结构的结构和方法，包括以下步骤：形成第一和第二金属片以形成多个向外延伸的凸起，每个限定腔。 将第一和第二金属板彼此相对地对称地配合，以形成每个限定其间的外壳的上凸块和下凸块，其中配合的第一和第二板形成接触结构。 用绝缘材料涂覆接触结构，并从上部和下部凸块制造螺旋形接触。 具有彼此成镜像关系的第一和第二部分的螺旋形接触件。

公开(公告)号：WO2017087502A1

公开(公告)日：2017-05-26

申请号：PCT/US2016/062247

申请日：2016-11-16

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  PRABHU, Ashok, S. ,  VILLAVICENCIO, Grant ,  LEE, Sangil ,  ALATORRE, Roseann ,  DELACRUZ, Javier, A. ,  MCGRATH, Scott

IPC: H01L23/00 ,  H01L23/495

CPC classification number: H01L23/49811 ,  H01L21/4825 ,  H01L21/4853 ,  H01L21/565 ,  H01L23/043 ,  H01L23/053 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/4952 ,  H01L23/49833 ,  H01L23/49838 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/85 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73265 ,  H01L2224/81805 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/15313 ,  H01L2924/15333 ,  H01L2924/19107 ,  H01L2224/45099 ,  H01L2924/014 ,  H01L2924/00012

Abstract: A component can include a generally planar element, a reinforcing dielectric layer overlying the generally planar element, an encapsulation overlying the reinforcing dielectric layer, and a plurality of wire bonds. Each wire bond can have a tip at a major surface of the encapsulation. The wire bonds can have first portions extending within the reinforcing dielectric layer. The first portions of at least some of the wire bonds can have bends that change an extension direction of the respective wire bond. The reinforcing dielectric layer can have protruding regions surrounding respective ones of the wire bonds, the protruding regions extending to greater peak heights from the first surface of the generally planar element than portions of the reinforcing dielectric layer between adjacent ones of the protruding regions. The peak heights of the protruding regions can coincide with points of contact between the reinforcing dielectric layer and individual wire bonds.

Abstract translation: 部件可以包括大致平面的元件，覆盖在大致平面元件上的增强介电层，覆盖增强介电层的封装以及多个引线键合。 每个引线键合可以在封装的主表面处具有尖端。 引线键合可具有在增强介电层内延伸的第一部分。 至少一些丝焊的第一部分可具有改变相应丝焊的延伸方向的弯曲。 增强介电层可以具有围绕相应的一些引线键合的突出区域，突出区域比相邻的突出区域之间的增强介电层的部分从通常平面元件的第一表面延伸到更大的峰值高度。 突出区域的峰高可以与增强介电层和单独引线键合之间的接触点重合。

公开(公告)号：WO2015153295A1

公开(公告)日：2015-10-08

申请号：PCT/US2015/022816

申请日：2015-03-26

Applicant: INVENSAS CORPORATION

Inventor： HABA, Belgacem ,  MOHAMMED, Ilyas ,  WANG, Liang

IPC: H01L25/10 ,  H01L23/498 ,  H01L23/538 ,  H01L23/48

CPC classification number: H01L25/50 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3157 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81805 ,  H01L2224/92125 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06544 ,  H01L2225/06582 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15333 ,  H01L2924/014 ,  H01L2924/00

Abstract: A microelectronic assembly can be made by joining first and second subassemblies by electrically conductive masses to connect electrically conductive elements on support elements of each subassembly. A patterned layer of photo-imageable material may overlie a surface of one of the support elements and have openings with cross-sectional dimensions which are constant or monotonically increasing with height from the surface of that support element, where the masses extend through the openings and have dimensions defined thereby. An encapsulation can be formed by flowing an encapsulant into a space between the joined first and second subassemblies.

Abstract translation: 微电子组件可以通过用导电块连接第一和第二子组件来连接每个子组件的支撑元件上的导电元件来制造。 可光成像材料的图案层可以覆盖在一个支撑元件的表面上，并且具有开口，其横截面尺寸与该支撑元件的表面的高度不变或单调地增加，其中质量延伸穿过开口和 具有由此定义的尺寸。 可以通过将密封剂流入连接的第一和第二子组件之间的空间来形成封装。

公开(公告)号：WO2012047011A1

公开(公告)日：2012-04-12

申请号：PCT/KR2011/007359

申请日：2011-10-05

Applicant: 삼성전자주식회사 ,  정동윤 ,  최성태 ,  김영환 ,  최정환 ,  김지훈 ,  이제영 ,  이동현

Inventor： 정동윤 ,  최성태 ,  김영환 ,  최정환 ,  김지훈 ,  이제영 ,  이동현

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/485

CPC classification number: H05K1/0216 ,  H01L23/3677 ,  H01L23/49822 ,  H01L23/5385 ,  H01L23/66 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0655 ,  H01L2223/6627 ,  H01L2223/6677 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1421 ,  H01L2924/15153 ,  H01L2924/15156 ,  H01L2924/15174 ,  H01L2924/15192 ,  H01L2924/15313 ,  H01L2924/15323 ,  H01L2924/15333 ,  H01L2924/30107 ,  H05K1/0204 ,  H05K1/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본 발명은 단일 칩 패키지에 관한 것으로 랜드 그리드 어레이(LGA:Land Grid Arrary) 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서, 적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 제 1 칩 영역 및 적어도 하나의 제 2 칩 영역을 구비하고, 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB(Printed Circuit Board)와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과, 상기 제 1 칩 영역 및 상기 2칩 영역에 접합되는 적어도 하나의 집적회로 칩과, 상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것을 특징으로 한다.

Abstract translation: 本发明涉及信号芯片封装。 一种使用平面栅格阵列（LGA）接合的单芯片封装的装置包括：多层基板，其中至少设有一个或多个基板层，并且至少一个第一芯片区域和至少一个第二芯片区域被限定 在最下层基板层上，构成传输线路转换的多层基板具有垂直结构，用于发送从至少一个集成电路（IC）芯片输出的信号，该集成电路芯片以同轴形状或共面波导连接到第一芯片区域 引导件（CPW）形状，并且包括连接到最下层上的印刷电路板（PCB）的LGA接头焊盘; 连接到所述第一芯片区域和所述第二芯片区域的至少一个IC芯片; 并且PCB LGA通过LGA接头垫连接并连接到多电路板。

公开(公告)号：WO2006113171A1

公开(公告)日：2006-10-26

申请号：PCT/US2006/013038

申请日：2006-04-06

Applicant: SANDISK CORPORATION ,  WANG, Ken Jian Ming ,  TAKIAR, Hem ,  YU, Cheemen ,  CHIU, Chin-tien ,  LIAO, Chih-chin ,  CHEN, Han-shiao

Inventor： WANG, Ken Jian Ming ,  TAKIAR, Hem ,  YU, Cheemen ,  CHIU, Chin-tien ,  LIAO, Chih-chin ,  CHEN, Han-shiao

IPC: H01L23/498

CPC classification number: H01L23/562 ,  H01L21/56 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/48 ,  H01L23/49805 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/528 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/05015 ,  H01L2224/05023 ,  H01L2224/0605 ,  H01L2224/06151 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1438 ,  H01L2924/15313 ,  H01L2924/15323 ,  H01L2924/15333 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A rigid wave pattern formed on a first side of a substrate in a semiconductor die package. The rigid wave pattern aligns with and overlies the contact fingers formed on the second side of the substrate. When the substrate and dice are encased during the molding process, the rigid wave pattern effectively reduces deformation of and stresses on the dice, therefore substantially alleviating die cracking.

Abstract translation: 形成在半导体管芯封装中的衬底的第一侧上的刚性波形图案。 刚性波形图案与形成在基板的第二侧上的接触指状物对准并覆盖在其上。 当模制过程中衬底和裸片被封装时，刚性波形有效地减少了模具的变形和应力，从而大大减轻了模具开裂。

公开(公告)号：WO2017112245A1

公开(公告)日：2017-06-29

申请号：PCT/US2016/063293

申请日：2016-11-22

Applicant: INTEL CORPORATION

Inventor： MELONE, Mark ,  SHOJAIE, Saeed

IPC: H01L23/498 ,  H01L23/13 ,  H01L23/31 ,  H01L23/24 ,  H01L25/065 ,  H01L25/18 ,  H01L23/00

CPC classification number: H01L25/162 ,  G06F1/1658 ,  H01L21/565 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/481 ,  H01L23/49833 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/16 ,  H01L25/50 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15313 ,  H01L2924/15333 ,  H01L2924/157 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: One or more example embodiments of miniaturized electric devices are disclosed. In some example embodiments, the electric device includes a first thin substrate layer and a second thin substrate layer positioned above the first thin substrate layer. The electric device further includes one or more components electrically coupled to the first thin substrate layer. An overmold compound is deposited covering the one or more components between the first thin substrate and the second thin substrate. The electric device further includes one or more through mold vias that electrically and communicatively connect the first thin substrate layer and the second thin substrate layer.

Abstract translation: 公开了小型化电设备的一个或多个示例实施例。 在一些示例实施例中，电气装置包括第一薄基底层和位于第一薄基底层上方的第二薄基底层。 电装置还包括电耦合到第一薄基底层的一个或多个部件。 沉积包覆第一薄基板和第二薄基板之间的一个或多个部件的包覆模制化合物。 该电子器件还包括一个或多个通孔，该通孔电气且通信地连接第一薄基片层和第二薄基片层。

公开(公告)号：WO2016049433A1

公开(公告)日：2016-03-31

申请号：PCT/US2015/052184

申请日：2015-09-25

Applicant: QUALCOMM INCORPORATED

Inventor： KIM, Chin-Kwan ,  KUMAR, Rajneesh ,  ROUHANA, Layal ,  BUOT, Joan Rey V. ,  BCHIR, Omar James

IPC: H01L23/498 ,  H01L23/538

CPC classification number: H01L23/5226 ,  H01L21/76834 ,  H01L21/76898 ,  H01L23/145 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5223 ,  H01L23/5389 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/15333 ,  H01L2924/19041 ,  H01L2924/19106

Abstract: A semiconductor substrate according to some examples of the disclosure may include a substrate with a cavity in a top surface of the substrate, a plurality of cavity interconnections embedded below a bottom surface of the cavity and extending to a bottom surface of the substrate, and a plurality of side interconnections to either side of the cavity extending from the top surface of the substrate to the bottom surface of the substrate. Each of the plurality of side interconnections may include an electrically conductive stop etch layer in the same horizontal plane as the bottom of the cavity.

Abstract translation: 根据本公开的一些示例的半导体衬底可以包括在衬底的顶表面中具有空腔的衬底，多个腔互连嵌入在腔的底表面下方并延伸到衬底的底表面，并且 多个侧面互连到空腔的任一侧，从基板的顶表面延伸到基板的底表面。 多个侧面互连中的每一个可以包括在与空腔的底部相同的水平平面中的导电停止蚀刻层。