-
公开(公告)号：WO2016021879A1
公开(公告)日：2016-02-11
申请号：PCT/KR2015/008022
申请日：2015-07-31
申请人： 엘지이노텍(주)
发明人： 조영득
CPC分类号： H01L24/05 , H01L21/20 , H01L24/03 , H01L29/2003 , H01L29/417 , H01L29/41725 , H01L29/42316 , H01L29/7786 , H01L29/872 , H01L33/38 , H01L33/387 , H01L33/62 , H01L2224/0382 , H01L2224/03848 , H01L2224/04042 , H01L2224/05016 , H01L2224/05023 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05184 , H01L2224/48091 , H01L2224/48106 , H01L2224/48245 , H01L2224/48453 , H01L2224/48463 , H01L2224/49111 , H01L2224/73265 , H01L2924/12032 , H01L2924/12041 , H01L2924/13063 , H01L2924/13064
摘要： 실시 예의 반도체 소자는 기판과, 기판 위에 에피층 및 에피층 위에서 서로 이격되어 배치된 복수의 입자를 포함하며, 에피층과 콘택하는 클러스터 전극을 포함한다.
摘要翻译： 根据实施例的半导体元件包括衬底，衬底上的外延层和布置在外延层上的多个颗粒以彼此间隔开，其中半导体元件包括与外延层接触的簇电极 。
-
2.发明申请BONDING STRUCTURE FOR A MICROELECTRONIC ASSEMBLY COMPRISING A HIGH MELTING POINT ALLOY FORMED BY BONDING TWO BOND COMPONENTS EACH COMPRISING A NON-LOW MELTING POINT MATERIAL LAYER COVERING A LOW MELTING POINT MATERIAL LAYER AND CORRESPONDING MANUFACTURING METHOD 审中-公开包含通过粘结两个粘结组分形成的高熔点组成的微电子组件的结合结构，每个组合包含非低熔点点材料层覆盖低熔点点材料层和相应的制造方法
公开(公告)号：WO2014088966A3
公开(公告)日：2015-01-15
申请号：PCT/US2013072675
申请日：2013-12-02
申请人： INVENSAS CORP
发明人： UZOH CYPRIAN EMEKA
IPC分类号： H01L23/485 , H01L21/50 , H01L21/60 , H01L23/10 , H01L23/498 , H05K3/34
CPC分类号： H05K13/046 , H01L21/4853 , H01L21/50 , H01L21/76898 , H01L23/10 , H01L23/481 , H01L23/49811 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/98 , H01L2224/02372 , H01L2224/03912 , H01L2224/0401 , H01L2224/05023 , H01L2224/05025 , H01L2224/05026 , H01L2224/05027 , H01L2224/05138 , H01L2224/05155 , H01L2224/05157 , H01L2224/05164 , H01L2224/05166 , H01L2224/05171 , H01L2224/0518 , H01L2224/05181 , H01L2224/05184 , H01L2224/05187 , H01L2224/05568 , H01L2224/05569 , H01L2224/05571 , H01L2224/05647 , H01L2224/1145 , H01L2224/11452 , H01L2224/11462 , H01L2224/11464 , H01L2224/1147 , H01L2224/13009 , H01L2224/13017 , H01L2224/13018 , H01L2224/13022 , H01L2224/13023 , H01L2224/13025 , H01L2224/13076 , H01L2224/13078 , H01L2224/1308 , H01L2224/13082 , H01L2224/13105 , H01L2224/13109 , H01L2224/13138 , H01L2224/13147 , H01L2224/13155 , H01L2224/13184 , H01L2224/1319 , H01L2224/14131 , H01L2224/16146 , H01L2224/16235 , H01L2224/16501 , H01L2224/16505 , H01L2224/2745 , H01L2224/27452 , H01L2224/27462 , H01L2224/27464 , H01L2224/29011 , H01L2224/29023 , H01L2224/2908 , H01L2224/29082 , H01L2224/29105 , H01L2224/29109 , H01L2224/29138 , H01L2224/29147 , H01L2224/32225 , H01L2224/32245 , H01L2224/32501 , H01L2224/32505 , H01L2224/73103 , H01L2224/73203 , H01L2224/81075 , H01L2224/8112 , H01L2224/81141 , H01L2224/81193 , H01L2224/81825 , H01L2224/83075 , H01L2224/8312 , H01L2224/83193 , H01L2224/83825 , H01L2924/00014 , H01L2924/381 , H01L2924/04953 , H01L2924/01071 , H01L2924/01042 , H01L2924/01015 , H01L2924/04941 , H01L2924/01074 , H01L2924/01047 , H01L2924/01031 , H01L2924/01034 , H01L2924/00012 , H01L2924/07025 , H01L2224/05552
摘要： A microelectronic assembly (10, 110, 210, 310, 410) includes a first substrate (12, 112, 212, 312, 412, 512, 612, 712, 812, 912) having a first conductive element (26, 126, 226, 326, 426, 526, 626, 726, 826, 926, 1022) and a second substrate (14, 114, 214, 314, 414) having a second conductive element (26, 126, 226, 326, 426). The assembly further includes an electrically conductive alloy mass (16, 116) joined to the first and second conductive elements (26, 126, 226, 326, 426, 526, 626, 726, 826, 926, 1022), including a first, a second and a third material. First and second materials of the alloy mass (16, 116) each have a melting point lower than a melting point of the alloy. A concentration of the first material varies in concentration from a relatively higher amount at a location disposed toward the first conductive element (26, 126, 226, 326, 426, 526, 626, 726, 826, 926, 1022) to a relatively lower amount toward the second conductive element (26, 126, 226, 326, 426), and a concentration of the second material varies in concentration from a relatively higher amount at a location disposed toward the second conductive element (26, 126, 226, 326, 426) to a relatively lower amount toward the first conductive element (26, 126, 226, 326, 426, 526, 626, 726, 826, 926, 1022). The microelectronic assembly (10, 110, 210, 310, 410) is formed by aligning the first substrate (12, 112, 212, 312, 412, 512, 612, 712, 812, 912), having a first bond component (30, 230, 330, 430), with the second substrate (14, 114, 214, 314, 414), having a second bond component (40, 240, 340, 440), such that the first (30, 230, 330, 430, 1030) and second (40, 240, 340, 440) bond components are in contact with each other, the first bond component (30, 230, 330, 430, 1030) including a first material layer (36, 536, 636, 736, 836, 936) adjacent the first conductive element (26, 126, 226, 326, 426, 526, 626, 726, 826, 926, 1022) and a first protective layer (38, 538, 638, 738, 838, 938) overlying the first material layer (36, 536, 636, 736, 836, 936), the second bond component (40, 240, 340, 440) including a second material layer (46) adjacent the second conductive element (26) and a second protective layer (48) overlying the second material layer (46), and heating the first (30, 230, 330, 430, 1030) and second (40, 240, 340, 440) bond components such that at least portions of the first (36, 536, 636, 736, 836, 936) and second (46) material layers diffuse together to form the alloy mass (16, 116) joining the first (12, 112, 212, 312, 412, 512, 612, 712, 812, 912) and second (14, 114, 214, 314, 414) substrates with one another. There may be formed a plurality of first conductive elements (26, 126, 226, 326, 426, 526, 626, 726, 826, 926, 1022) on the first substrate (12, 112, 212, 312, 412, 512, 612, 712, 812, 912) and a plurality of second conductive elements (26, 126, 226, 326, 426) on the second substrate (14, 114, 214, 314, 414), joined by a plurality of conductive alloy masses (16, 116). The conductive alloy mass (116) may also surround and hermetically seal an internal volume.
摘要翻译： 微电子组件（10,110,210,310,410）包括具有第一导电元件（26,126,226）的第一衬底（12,112,212,312,412,512,612,712,812,912） 具有第二导电元件（26,126,226,326,426）的第二基板（14,114,214,314,414），以及具有第二导电元件（26,126,226,326,426）的第二基板（14,114,214,314,414）。 组件还包括接合到第一和第二导电元件（26,126,226,326,426,526,626,726,826,926,1022）的导电合金块（16,116），包括第一， 第二和第三材料。 合金质量（16,116）的第一和第二材料的熔点低于合金的熔点。 第一材料的浓度在朝向第一导电元件（26,126,226,326,426,526,626,726,826,926,1022）设置的位置处的相对较高的量的浓度变化到相对较低的量 朝向第二导电元件（26,126,226,326,426）的量，并且第二材料的浓度在朝向第二导电元件（26,126,226,326,426）设置的位置处的相对较高的量的浓度变化 ，426）朝向第一导电元件（26,126,226,326,426,526,626,726,826,926,1012）相对较低的量。 微电子组件（10,110,210,310,410）通过使具有第一粘合组分（30,110,210,310,410）的第一粘合组分（30,110,210,310,410） 具有第二接合部件（40,42,340,440）的第二基板（14,114,214,314,414），使得所述第一基板（30,230,340,440） 所述第一接合部件（30,230,330,430,1030）包括第一材料层（36,536,630）和第二接合部件（40,42,340,440），所述第一接合部件 邻近第一导电元件（26,126,226,326,426,526,626,726,826,926,1022）的第一保护层（38,538,638,738,838），第三保护层 ，覆盖在第一材料层（36,536,636,736,836,936）上的第二结合部件（40,240,340,440）包括邻近第二导电元件（26）的第二材料层（46） ）和覆盖在第二材料层（46）上的第二保护层（48），并且加热第一（30,230,33 0,430,1030）和第二（40,42,340,440）粘合部件，使得第一（36,536,636,736,836,936）和第二（46）材料层的至少一部分一起扩散到 形成将第一（12,112,212,312,412,912）和第二（14,114,214,314,414）基板彼此接合的合金块（16,116） 。 可以在第一衬底（12,112,212,312,412,512,512）上形成多个第一导电元件（26,126,226,326,426,526,626,726,826,926,1022） 612,1112,812,912）以及由第二基片（14,114,214,314,414）上的多个第二导电元件（26,126,226,326,426）组成的多个导电合金块 （16,116）。 导电合金质量块（116）也可以围绕并气密地密封内部体积。
-
公开(公告)号：WO2014027418A1
公开(公告)日：2014-02-20
申请号：PCT/JP2012/070907
申请日：2012-08-17
IPC分类号： H01L21/28 , H01L21/60 , H01L21/603 , H01L29/78
CPC分类号： H01L24/33 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/37 , H01L24/40 , H01L24/83 , H01L2224/0346 , H01L2224/04026 , H01L2224/05023 , H01L2224/05073 , H01L2224/05124 , H01L2224/05147 , H01L2224/05564 , H01L2224/05568 , H01L2224/05573 , H01L2224/05639 , H01L2224/05644 , H01L2224/27332 , H01L2224/29294 , H01L2224/29339 , H01L2224/32014 , H01L2224/32225 , H01L2224/32238 , H01L2224/32245 , H01L2224/33181 , H01L2224/33505 , H01L2224/371 , H01L2224/37147 , H01L2224/40091 , H01L2224/40225 , H01L2224/48227 , H01L2224/48229 , H01L2224/73265 , H01L2224/83191 , H01L2224/83192 , H01L2224/83203 , H01L2224/83439 , H01L2224/83801 , H01L2224/8384 , H01L2224/8385 , H01L2224/84801 , H01L2224/8485 , H01L2224/85205 , H01L2924/00011 , H01L2924/01029 , H01L2924/01047 , H01L2924/00015 , H01L2924/00014 , H01L2224/83205 , H01L2924/00
摘要： 半導体素子のおもて面電極となる導電部（１）の表面には、銅を主成分とする第１の金属膜（２）が成膜されている。第１の金属膜（２）の表面には、銀を主成分とする第２の金属膜（３）が成膜されている。第２の金属膜（３）の表面には、銀粒子を含有する接合層（４）を介して、導電部（１）と他部材（例えば絶縁基板（２３）の回路パターン（２４））とを電気的に接続する金属板（５）が接合されている。第２の金属膜（３）には、第２の金属膜（３）と銀粒子を含有する接合層（４）との接合強度を低下させるニッケルが含まれていない。これにより、高い接合強度および優れた耐熱性、放熱性を有する電子部品（１０）および電子部品（１０）の製造方法を提供することができる。
摘要翻译： 在用作半导体元件的前表面电极的导电部分（1）的表面上形成以铜为主要成分的第一金属膜（2）。 在第一金属膜（2）的表面上形成以银为主要成分的第二金属膜（3）。 在第二金属膜（3）的表面，金属板（5）与介于其间的含有银粒子的结合层（4）结合，金属板（5）可以将导电部 1）到另一个构件（例如，绝缘衬底（23）的电路图案（24））。 在第二金属膜（3）中，不含有可能降低第二金属膜（3）和含银粒子结合层（4）之间的接合强度的元素的镍。 因此，可以提供：具有高接合强度，优异的耐热性和优异的散热性能的电子部件（10）; 以及电子部件（10）的制造方法。
-
公开(公告)号：WO2014006682A1
公开(公告)日：2014-01-09
申请号：PCT/JP2012/066917
申请日：2012-07-02
CPC分类号： B23K1/0016 , B23K2201/42 , H01L23/488 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/83 , H01L2224/04026 , H01L2224/05023 , H01L2224/05155 , H01L2224/05166 , H01L2224/05568 , H01L2224/05583 , H01L2224/05644 , H01L2224/29011 , H01L2224/29019 , H01L2224/29076 , H01L2224/29111 , H01L2224/29147 , H01L2224/32245 , H01L2224/32258 , H01L2224/3226 , H01L2224/33181 , H01L2224/83385 , H01L2224/83801 , H01L2224/83986 , H01L2924/00014 , H01L2924/351 , H01L2224/291 , H01L2924/014 , H01L2224/05552 , H01L2924/00
摘要： まず、導電板（４）の上面から下面に向かって複数の貫通孔（５）を形成する。次に、半導体素子（１）の電極（２）と金属フレーム（３）との間に、半田（６）で包んだ導電板（４）を挿入する。次に、半田（６）及び導電板（４）を介して電極（２）と金属フレーム（３）を加熱接合させる。このように半導体素子（１）の電極（２）と金属フレーム（３）との間に導電板（４）を挿入することで最低限の半田（６）の厚みを確保できるため、半田（６）の厚みの寸法公差を低減できる。また、導電板（４）を包む半田（６）の量を調整することで半田（６）が過剰供給されず、小さい半導体素子（１）にも適当量の半田を供給できる。
摘要翻译： 首先，从导电板（4）的上表面向其下表面形成多个通孔（5）。 然后，用焊料（6）包裹的导电板（4）插入到半导体元件（1）的电极（2）和金属框架（3）之间。 然后，通过用焊料（6）和导电板（4）加热电极和金属框架，将电极（2）和金属框架（3）彼此接合。 以这种方式，由于可以通过将导电板（4）插入半导体元件（1）的电极（2）和金属框架（3）之间来确保焊料（6）的最小必要厚度，尺寸 可以减少焊料（6）的厚度的公差。 此外，通过调节焊料（6）的量来包裹导电板（4），焊料（6）不会过多地供应，并且可以向小型半导体元件（1）提供适量的焊料。
-
公开(公告)号：WO2013161254A1
公开(公告)日：2013-10-31
申请号：PCT/JP2013/002685
申请日：2013-04-22
申请人： 株式会社デンソー
IPC分类号： H01L21/60 , H01L21/28 , H01L21/285 , H01L21/288
CPC分类号： H01L24/05 , H01L21/02521 , H01L21/288 , H01L24/03 , H01L24/11 , H01L24/13 , H01L2224/03332 , H01L2224/03442 , H01L2224/0345 , H01L2224/0346 , H01L2224/03462 , H01L2224/03505 , H01L2224/03602 , H01L2224/03848 , H01L2224/0401 , H01L2224/05023 , H01L2224/0508 , H01L2224/05082 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05255 , H01L2224/05355 , H01L2224/05558 , H01L2224/05571 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05666 , H01L2224/05855 , H01L2224/11849 , H01L2224/13111 , H01L2924/00014 , H01L2924/01005 , H01L2924/01015 , H01L2924/01021 , H01L2924/01023 , H01L2924/01024 , H01L2924/01026 , H01L2924/01027 , H01L2924/0104 , H01L2924/01041 , H01L2924/01042 , H01L2924/0105 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/0132 , H01L2924/014 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/00012 , H01L2924/01022 , H01L2924/00 , H01L2224/05552
摘要： 半導体装置は、半導体基板（１０）と、半導体基板の上に形成された金属膜（２０）を備えている。金属膜（２０）は、Ｎｉの母体（２１）と、Ｎｉよりも凝集エネルギーが高い材料（２２）と、を含んで構成されている。半導体装置の製造方法では、半導体基板（１０）と、ＮｉにＰを溶融して形成したターゲットと、を用意し、半導体基板（１０）のうち金属膜（２０）が形成される部分の温度を２８０℃以上８７０℃以下に加熱しつつターゲットを用いたスパッタリングを行う。
摘要翻译： 一种半导体器件，设置有形成在半导体衬底上的半导体衬底（10）和金属膜（20）。 金属膜（20）被构造为包括Ni基（21）和具有比Ni更高的内聚能的材料（22）。 在半导体装置的制造方法中，准备将P与Ni融合而形成的半导体基板（10）和靶，并且在加热半导体基板（10）的部分的同时进行溅射， （20）形成为280〜870℃的温度。
-
6.发明申请METHOD OF MANUFACTURING CHIP PACKAGE SUBSTRATE AMD METHOD OF MANUFACTURING CHIP PACKAGE 审中-公开制造芯片封装基板的方法AMD制造芯片封装的方法
公开(公告)号：WO2013157782A1
公开(公告)日：2013-10-24
申请号：PCT/KR2013/003076
申请日：2013-04-12
申请人： LG INNOTEK CO., LTD.
发明人： KIM, Hong Il
IPC分类号： H01L23/12
CPC分类号： H01L24/05 , H01L21/4846 , H01L23/3121 , H01L23/4985 , H01L24/29 , H01L2224/04042 , H01L2224/05023 , H01L2224/05025 , H01L2224/05083 , H01L2224/05144 , H01L2224/05155 , H01L2224/45139 , H01L2224/48091 , H01L2924/00014 , H01L2924/01005 , H01L2924/01015 , H01L2924/12041 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/00 , H01L2224/45099 , H01L2924/00012
摘要： Provided are a chip package substrate and a method of manufacturing a chip package, the chip package substrate, including: an insulating layer on which via holes are formed; a circuit pattern layer formed on one surface of the insulating layer; a plated layer formed on one surface of the circuit pattern layer, wherein the plated layer comprises an Ni layer formed on the one surface of the circuit pattern layer, an alloy layer formed on the Ni layer, and an Au layer formed on the alloy layer. According to the present invention, in the plated layer, a thickness of the Au layer having a high material cost is reduced. Thus, it is advantageous that the amount used of Au is reduced, thereby enabling the total production cost of a product to be reduced.
摘要翻译： 提供了一种芯片封装基板和芯片封装的制造方法，该芯片封装基板包括：形成有通孔的绝缘层; 形成在所述绝缘层的一个表面上的电路图案层; 形成在所述电路图案层的一个表面上的镀层，其中所述镀层包括形成在所述电路图案层的一个表面上的Ni层，形成在所述Ni层上的合金层和在所述合金层上形成的Au层 。 根据本发明，在镀层中，材料成本高的Au层的厚度减小。 因此，有利的是减少Au的使用量，从而能够降低产品的总生产成本。
-
公开(公告)号：WO2012176392A1
公开(公告)日：2012-12-27
申请号：PCT/JP2012/003733
申请日：2012-06-07
申请人： パナソニック株式会社 , 平野 博茂 , 伊藤 豊 , 石田 裕之 , 石川 和弘
IPC分类号： H01L23/12 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L23/532
CPC分类号： H01L23/53238 , H01L21/76834 , H01L21/76885 , H01L23/5283 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/02166 , H01L2224/0345 , H01L2224/03462 , H01L2224/0347 , H01L2224/0382 , H01L2224/0401 , H01L2224/04042 , H01L2224/05023 , H01L2224/05084 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05541 , H01L2224/05568 , H01L2224/05644 , H01L2224/10126 , H01L2224/1146 , H01L2224/1147 , H01L2224/13 , H01L2224/13018 , H01L2224/13083 , H01L2224/13344 , H01L2224/13347 , H01L2224/13355 , H01L2224/13565 , H01L2224/1357 , H01L2224/13686 , H01L2924/00014 , H01L2224/05005 , H01L2924/05042 , H01L2924/00012
摘要： 半導体装置は、半導体基板（２０）の上に形成された第１の絶縁膜（１）と、第１の絶縁膜（１）の上に形成された第１の配線（２）と、第１の絶縁膜（１）の上に第１の配線（２）を覆うように形成された第２の絶縁膜（３）と、第２の絶縁膜（３）の上に形成された第２の配線（３０）とを有している。第２の配線（３０）は、第２の絶縁膜（３）の上に形成されたバリア層（４）と、バリア層（４）の上に形成されためっき層（６）とを含む。バリア層（４）は、めっき層（６）の構成原子の第２の絶縁膜（３）への拡散を防止し、且つ、バリア層（４）の幅は、めっき層（６）の幅よりも大きい。
摘要翻译： 该半导体器件包括：形成在半导体衬底（20）上的第一绝缘膜（1）; 形成在第一绝缘膜（1）上的第一布线（2）; 形成在第一绝缘膜（1）上以覆盖第一布线（2）的第二绝缘膜（3）; 和形成在第二绝缘膜（3）上的第二布线（30）。 第二布线（30）包括形成在第二绝缘膜（3）上的阻挡层（4）和形成在阻挡层（4）上的镀层（6）。 阻挡层（4）防止镀层（6）的构成原子向第二绝缘膜（3）的扩散，阻挡层（4）的宽度大于镀层（6）的宽度， 。
-
公开(公告)号：WO2012101975A1
公开(公告)日：2012-08-02
申请号：PCT/JP2012/000217
申请日：2012-01-16
申请人： 三菱マテリアル株式会社 , 八田 健志 , 増田 昭裕
CPC分类号： H01L24/11 , C22C13/00 , C25D5/022 , C25D5/10 , C25D5/505 , C25D7/123 , H01L21/4853 , H01L23/49816 , H01L24/03 , H01L24/05 , H01L24/13 , H01L2224/03462 , H01L2224/0347 , H01L2224/0401 , H01L2224/05023 , H01L2224/05147 , H01L2224/05568 , H01L2224/05655 , H01L2224/11462 , H01L2224/1147 , H01L2224/11502 , H01L2224/11849 , H01L2224/11901 , H01L2224/13023 , H01L2224/13082 , H01L2224/13083 , H01L2224/13111 , H01L2924/00013 , H01L2924/00014 , H01L2924/01029 , H01L2924/01047 , H05K3/3473 , H05K3/4007 , H05K2203/043 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2224/05552
摘要： Ｓｎ合金バンプの組成コントロールが容易なＳｎ合金バンプの製造方法を提供する。Ｓｎと他の一種または二種以上の金属との合金で形成されたＳｎ合金バンプの製造方法であって、基板１の上に形成されているレジスト開口部２ａ内の電極パッド３上にＳｎ層４ａを電解めっきにより形成する工程と、Ｓｎ層４ａ上にＳｎと合金層４ｂを電解めっきにより積層する工程と、レジスト２を除去した後にＳｎ層４ａと積層された合金層４ｂとを溶融してＳｎ合金バンプ５を形成する工程とを有する。
摘要翻译： 提供一种制造Sn合金凸块的方法，其中可以容易地控制Sn合金凸块的组成。 由Sn和其它一种或多种金属组成的合金形成的Sn合金凸块的制造方法具有以下步骤：通过在抗蚀剂开口中的电极焊盘（3）上电解电镀形成Sn层（4a） （2a），所述电极焊盘形成在基板（1）上; 其中通过电解电镀将Sn和合金层（4b）层压在Sn层（4a）上的步骤; 以及在除去抗蚀剂（2）之后，通过使Sn层（4a）和层叠合金层（4b）熔融而形成Sn合金凸块（5）的工序。
-
公开(公告)号：WO2006138495A3
公开(公告)日：2009-05-07
申请号：PCT/US2006023367
申请日：2006-06-14
申请人： CUBIC WAFER INC , TREZZA JOHN , MISRA ABHAY
发明人： TREZZA JOHN , MISRA ABHAY
IPC分类号： H01L27/00
CPC分类号： H01L25/18 , H01L21/76898 , H01L23/481 , H01L25/0657 , H01L25/50 , H01L2224/05001 , H01L2224/05022 , H01L2224/05023 , H01L2224/05026 , H01L2224/05027 , H01L2224/0508 , H01L2224/05147 , H01L2224/05568 , H01L2224/05572 , H01L2224/05573 , H01L2224/05644 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/1147 , H01L2224/13147 , H01L2224/13609 , H01L2224/16 , H01L2224/24226 , H01L2224/75305 , H01L2225/06513 , H01L2225/06524 , H01L2225/06541 , H01L2225/06589 , H01L2225/06596 , H01L2924/01004 , H01L2924/01025 , H01L2924/01046 , H01L2924/01049 , H01L2924/01052 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/10253 , H01L2924/10329 , H01L2924/3011 , H01L2924/3025 , H01L2924/00 , H01L2924/00014
摘要： A method involves stacking a first chip, comprising high-speed circuitry formed using a first fabrication process, together with a wafer comprising multiple iterations of low-speed circuitry formed using a second fabrication process, hybridizing the first chip to the wafer so as to form electrical connections between the first chip and one of the iterations of the low-speed circuitry so as to form a hybridized unit and dicing the unit from the wafer.
摘要翻译： 一种方法包括堆叠第一芯片，包括使用第一制造工艺形成的高速电路，以及包括使用第二制造工艺形成的多次迭代的低速电路的晶片，将第一芯片与晶片杂交以形成 第一芯片之间的电连接和低速电路的迭代之一，以形成混合单元并从晶片切割单元。
-
公开(公告)号：WO2006138381A3
公开(公告)日：2008-11-20
申请号：PCT/US2006023174
申请日：2006-06-14
申请人： CUBIC WAFER INC , TREZZA JOHN , CALLAHAN JOHN , DUDOFF GREGORY
发明人： TREZZA JOHN , CALLAHAN JOHN , DUDOFF GREGORY
IPC分类号： H01L21/44 , A47J36/02 , B23K31/00 , B23K31/02 , B23K31/12 , H01L21/30 , H01L21/46 , H01L21/50 , H05K3/34
CPC分类号： H01L25/50 , H01L21/76898 , H01L23/481 , H01L24/11 , H01L24/13 , H01L25/0657 , H01L2224/05001 , H01L2224/05022 , H01L2224/05023 , H01L2224/05026 , H01L2224/05027 , H01L2224/0508 , H01L2224/05147 , H01L2224/05568 , H01L2224/05572 , H01L2224/05573 , H01L2224/05644 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/1147 , H01L2224/13012 , H01L2224/13099 , H01L2224/13609 , H01L2224/16 , H01L2224/24226 , H01L2225/06513 , H01L2225/06524 , H01L2225/06541 , H01L2225/06593 , H01L2924/0001 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01018 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/01051 , H01L2924/01052 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04953 , H01L2924/09701 , H01L2924/10253 , H01L2924/10329 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/3011 , H01L2924/3025 , H01L2924/00 , H01L2924/00014
摘要： A method of joining contacts on two chips (4706, 4708), each having multiple contacts (4702, 4704), to each other involves maintaining a first of the chips at a first temperature, the first of the chips having a rigid electrical contact (4704) thereon, bringing a second chip, having an electrical contact (4702) that is malleable with respect to the rigid contact and matingly corresponding thereto, into contact with the first such that the corresponding rigid and malleable contact are brought together, locally raising the second of the chips to a local temperatur that is sufficiently high to cause material of the rigid and malleable contact to interdiffuse, interpenetrate or both, but below both a temperature that would cause the material to become liquidus and a fuse temperature, and allowing the second of the chips to cool to at least the first temperature.
摘要翻译： 在两个彼此具有多个触点（4702,4704）的芯片（4706,4708）上接合触点的方法涉及将第一芯片保持在第一温度，第一芯片具有刚性电接触（ 4704），使具有相对于刚性接触件并且与之对应的电触头（4702）与第一芯片接触的第二芯片与第一芯片接触，使得相应的刚性和可延展的触点被集合在一起， 芯片中的第二芯片达到足够高的局部温度，以使刚性和可延展的接触材料相互扩散，互穿或两者都相互渗透，但低于导致材料变成液相线的温度和熔丝温度，并允许第二 的芯片至少冷却至第一温度。
-
-
-
-
-
-
-
-
-
搜索结果
121 条记录 (耗时 0.015 秒)
