公开(公告)号：WO2015157124A1

公开(公告)日：2015-10-15

申请号：PCT/US2015/024370

申请日：2015-04-03

Applicant: FLIR SYSTEMS, INC.

Inventor： BORNFREUND, Richard E. ,  DURHAM, Joseph H.

IPC: H01L27/146

CPC classification number: H01L27/1465 ,  H01L21/0272 ,  H01L21/32133 ,  H01L21/32136 ,  H01L23/544 ,  H01L24/11 ,  H01L24/13 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14689 ,  H01L27/1469 ,  H01L2223/54426 ,  H01L2224/1147 ,  H01L2224/11622 ,  H01L2224/119 ,  H01L2224/13023 ,  H01L2224/13109 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2924/00014

Abstract: Systems and methods may be provided for coupling together semiconductor devices. One or more of the semiconductor devices may be provided with an array of bump contacts formed in an etch back process. The bump contacts may be indium bumps. The indium bumps may be formed by depositing a sheet of indium onto a surface of a device substrate, depositing and patterning a layer of photoresist over the indium layer, and selectively etching the indium layer to the surface of the substrate using the patterned photoresist layer to form the indium bumps. The substrate may be an infrared detector substrate. The infrared detector substrate may be coupled to a readout integrated circuit substrate using the bumps.

Abstract translation: 可以提供用于将半导体器件耦合在一起的系统和方法。 一个或多个半导体器件可以设置有在回蚀工艺中形成的凸起接触阵列。 凸点触点可以是铟凸块。 铟凸块可以通过将铟片沉积到器件衬底的表面上，在铟层上沉积和图案化光致抗蚀剂层而形成，并且使用图案化的光致抗蚀剂层选择性地将铟层蚀刻到衬底的表面 形成铟凸块。 衬底可以是红外检测器衬底。 红外检测器基板可以使用凸块耦合到读出集成电路基板。

公开(公告)号：WO2018063405A1

公开(公告)日：2018-04-05

申请号：PCT/US2016/055031

申请日：2016-09-30

Applicant: INTEL CORPORATION

Inventor： ZELL, Zachary A. ,  GOWRISHANKAR, Shravan ,  HUSSAIN, A H M Shahadat ,  BURK, Jonathan J. ,  SATTIRAJU, Seshu V.

IPC: H01L21/768

CPC classification number: H01L24/11 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0361 ,  H01L2224/0362 ,  H01L2224/0381 ,  H01L2224/03831 ,  H01L2224/03848 ,  H01L2224/0401 ,  H01L2224/05018 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05655 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11622 ,  H01L2224/11848 ,  H01L2224/13021 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16221 ,  H01L2224/16507 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/013

Abstract: Embodiments of the invention include a microelectronic device that includes a layer dielectric material that includes a feature with a depression. A Nickel barrier layer is formed in the depression of the feature and a first conductive layer is formed in the depression of the feature. The microelectronic device can optionally include a second conductive layer formed below the depression of the feature.

Abstract translation: 本发明的实施例包括微电子器件，其包括层介电材料，其包括具有凹陷的特征。 镍阻挡层形成在特征的凹陷中，并且第一导电层形成在特征的凹陷中。 微电子器件可以可选地包括在特征的凹陷下方形成的第二导电层。

公开(公告)号：WO2014125861A2

公开(公告)日：2014-08-21

申请号：PCT/JP2014/050655

申请日：2014-01-16

Applicant: オリンパス株式会社

Inventor： 齊藤　晴久 ,  只木　芳隆 ,  右田　千裕

IPC: H01L21/60 ,  H01L27/14

CPC classification number: H01L24/13 ,  H01L21/563 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L27/14636 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05096 ,  H01L2224/05098 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/1145 ,  H01L2224/1146 ,  H01L2224/11622 ,  H01L2224/11826 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13013 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13551 ,  H01L2224/13552 ,  H01L2224/1356 ,  H01L2224/13562 ,  H01L2224/13565 ,  H01L2224/13566 ,  H01L2224/1357 ,  H01L2224/13582 ,  H01L2224/13624 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/13666 ,  H01L2224/13669 ,  H01L2224/13684 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81009 ,  H01L2224/8109 ,  H01L2224/81092 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/8138 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81466 ,  H01L2224/81469 ,  H01L2224/81484 ,  H01L2224/81903 ,  H01L2224/831 ,  H01L2224/92225 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/381 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01074 ,  H01L2224/11825 ,  H01L2924/014

公开(公告)号：WO2014023287A2

公开(公告)日：2014-02-13

申请号：PCT/DE2013000451

申请日：2013-08-09

Applicant: SMARTRAC TECHNOLOGY GMBH

Inventor： NIELAND CARSTEN ,  KRIEBEL FRANK

IPC: H01L23/485

CPC classification number: H05K1/18 ,  H01L21/76885 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/11462 ,  H01L2224/11622 ,  H01L2224/13006 ,  H01L2224/13011 ,  H01L2224/13012 ,  H01L2224/13019 ,  H01L2224/13022 ,  H01L2224/16113 ,  H01L2224/16225 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81206 ,  H01L2224/81345 ,  H01L2224/81898 ,  H01L2224/83862 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2924/00014 ,  H05K3/301 ,  H05K3/3431 ,  H05K2201/1059 ,  H05K2201/10674 ,  H05K2201/10954 ,  H05K2203/0415 ,  Y10T29/49018 ,  Y10T29/4913 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/05552

Abstract: The invention relates to a contact bump connection (24) and to a method for producing a contact bump connection between an electronic component provided with at least one terminal face (11) and a contact substrate (26) contacted with the component and having at least one second terminal face (25), wherein the first terminal face is provided with a contact bump (10) which has a raised edge (15) and has at least one displacement pin (16) in a displacement compartment (18) which is surrounded by the raised edge and is open towards a head end of the contact bump, and in a contact region (31) with the first terminal face the second terminal face has a contact bead (30) which is formed by displacement of a contact material (29) of the second terminal face into the displacement compartment and surrounds the displacement pin, wherein said contact bead has a bead crown (33) which is directed to a base (17) of the displacement compartment and is raised relative to a level contact surface (32) of the second terminal face surrounding the contact region.

Abstract translation: 本发明涉及一种突点互连（24）和提供电子B和与B触点基板（26）接触的auelement用于制造具有至少一个第一连接面（11）auelement一个之间的凸块连接的方法与至少一个第二连接面（25），其特征在于 提供了具有一个接触尖点（10），其具有一个边缘仰角（15）和在边缘仰角中的一个和所述凸块的头端包围的第一垫是朝向位移空间（18）至少一个位移销（16）和在所述第二连接表面开 通过形成在位移腔室中的第二焊盘的接触材料（29）的位移的接触区域（31）与所述第一配合表面的，包围Kontaktwulst（30）的位移销，定向与所述位移腔室的底部（17）和抵靠所述KONTAKT 围绕所述第二垫的平面接触表面（32）tbereich增加Wulstkrone（33）。

公开(公告)号：WO2011105665A1

公开(公告)日：2011-09-01

申请号：PCT/KR2010/004850

申请日：2010-07-23

Applicant: KOREA INSTITUTE OF SCIENCE AND TECHNOLOGY ,  CHOI, Ji Hyun ,  SHIN, Hee Sup ,  SUNG, Ho Kun ,  KIM, Shin Keun ,  SONG, Ho Young

Inventor： CHOI, Ji Hyun ,  SHIN, Hee Sup ,  SUNG, Ho Kun ,  KIM, Shin Keun ,  SONG, Ho Young

IPC: H01L21/288

CPC classification number: C25D7/123 ,  A61N1/0529 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03466 ,  H01L2224/03515 ,  H01L2224/0362 ,  H01L2224/03831 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/0603 ,  H01L2224/11462 ,  H01L2224/11622 ,  H01L2224/11903 ,  H01L2224/13018 ,  H01L2224/13019 ,  H01L2224/13082 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/1403 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/01027 ,  H01L2224/05552 ,  H01L2924/00012

Abstract: Disclosed herein is a processing method of a microelectrode array. A processing method of a microelectrode array includes: depositing a sacrificial layer on a silicon substrate; patterning a first polymer on the deposited sacrificial layer and then thermally curing the first polymer patterning a metal thin film on the first polymer to form a bonding pad site, an interconnection line and a recording pad site; closing the interconnection line site and coating a second polymer to pattern the bonding pad site and the recording pad site; depositing a seed layer on the second polymer and the metal thin film using a sputter; electroplating a metal on the bonding pad site and the recording pad site, thereby forming an electroplated layer; patterning a photoresist to open an upper portion of the electroplated layer; depositing platinum on the photoresist and the electroplated layer; and removing the photoresist.

Abstract translation: 这里公开了微电极阵列的处理方法。 微电极阵列的处理方法包括：在硅衬底上沉积牺牲层; 在沉积的牺牲层上图案化第一聚合物，然后热固化第一聚合物图案化第一聚合物上的金属薄膜以形成接合焊盘部位，互连线和记录垫部位; 闭合互连线部位并涂覆第二聚合物以对接合焊盘部位和记录焊盘部位进行图案化; 使用溅射将种子层沉积在第二聚合物和金属薄膜上; 在焊盘位置和记录垫部位电镀金属，由此形成电镀层; 图案化光致抗蚀剂以打开电镀层的上部; 在光致抗蚀剂和电镀层上沉积铂; 并去除光致抗蚀剂。

公开(公告)号：WO2013138006A1

公开(公告)日：2013-09-19

申请号：PCT/US2013/025758

申请日：2013-02-12

Applicant: MICRON TECHNOLOGY, INC.

Inventor： GANDHI, Jaspreet, S.

IPC: H01L21/28 ,  H01L21/304

CPC classification number: H01L24/14 ,  H01L21/6835 ,  H01L21/7684 ,  H01L21/76898 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03825 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05016 ,  H01L2224/05018 ,  H01L2224/05019 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05025 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05555 ,  H01L2224/05556 ,  H01L2224/05564 ,  H01L2224/05568 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/11622 ,  H01L2224/1182 ,  H01L2224/1184 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/05042 ,  H01L2924/0538 ,  H01L2924/05442 ,  H01L2924/07025 ,  H01L2924/10253 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: Some embodiments include a planarization method. A liner is formed across a semiconductor substrate and along posts that extending upwardly from the substrate. Organic fill material is formed over the liner and between the posts. A planarized surface is formed which extends across the posts and across one or both of the liner and the fill material. Some embodiments include a semiconductor construction containing a semiconductor die. Electrically conductive posts extend through the die. The posts have upper surfaces above a backside surface of the die, and have sidewall surfaces extending between the backside surface and the upper surfaces. A liner is across the backside surface of the die and along the sidewall surfaces of the posts. Electrically conductive caps are over the upper surfaces of the posts, and have rims along the liner adjacent the sidewall surfaces of the posts.

Abstract translation: 一些实施例包括平面化方法。 衬套跨越半导体衬底并沿着从衬底向上延伸的柱形成。 有机填充材料形成在衬里上和柱之间。 形成平面化的表面，该平面化表面延伸穿过柱并穿过衬套和填充材料中的一个或两个。 一些实施例包括包含半导体管芯的半导体结构。 导电柱延伸穿过模具。 柱具有在模具的背面上方的上表面，并且具有在背面和上表面之间延伸的侧壁表面。 衬套穿过模具的后表面并且沿着柱的侧壁表面。 导电盖在柱的上表面之上，并且沿着邻近柱的侧壁表面的衬垫具有边缘。

公开(公告)号：WO2013035337A1

公开(公告)日：2013-03-14

申请号：PCT/JP2012/005668

申请日：2012-09-06

Applicant: 日本特殊陶業株式会社 ,  高山 泰史

Inventor： 高山　泰史

IPC: H01L23/12 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K3/32 ,  H01L23/049 ,  H01L23/4006 ,  H01L23/473 ,  H01L23/5389 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/18 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/072 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/05644 ,  H01L2224/06181 ,  H01L2224/1132 ,  H01L2224/11622 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/81411 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81447 ,  H01L2224/83192 ,  H01L2224/92225 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/15747 ,  H01L2924/15788 ,  H01L2924/3511 ,  H05K2201/10166 ,  H05K2201/10378 ,  H05K2201/10962 ,  H01L2924/00

Abstract: 　表裏両面に電極を備えた半導体素子が実装される回路基板および半導体モジュールの製造効率の向上。 【解決手段】半導体モジュールは、ビアおよび配線パターンが形成された配線基板と、配線基板の第１の面側に配置される半導体素子と、配線基板側に配置されている第１接合層と、半導体素子側に配置され第２接合層とからなる接合部と、を備える。第１接合層は、無機系材料を主成分とする第１絶縁層と、第１絶縁層の、ビアに対応する部位に形成されている貫通孔と、貫通孔内に配置され、半導体素子に形成されている電極部と配線基板とを導通するための導電接合部と、を備え、配線基板と接合を開始する第１の接合開始温度を有し、第２接合層は、無機系材料を主成分とする第２絶縁層と、貫通孔と連通し、半導体素子を配置するための開口部と、を備え、半導体素子と接合を開始する温度であって、第１の接合開始温度とは異なる第２の接合開始温度を有する。

Abstract translation: 为了提高制造半导体模块和电路板的效率，其上安装有在前表面和后表面上具有电极的半导体元件。 [解决方案]半导体模块包括其上形成有通孔和布线图案的布线基板，布置在布线基板的第一表面侧的半导体元件和由配置在布线基板上的第一接合层构成的接合部 侧和第二接合层，设置在半导体元件侧。 第一结合层包括：第一绝缘层，其中主要成分是无机材料; 所述第一绝缘层的通孔形成在与所述通孔对应的区域中; 以及用于在所述布线基板和形成在所述半导体元件上的电极部之间产生导通的导电接合部，所述导电接合部设置在所述通孔的内部; 所述第一接合层具有与所述配线基板接合的第一接合开始温度。 所述第二接合层包括第一绝缘层，所述第二绝缘层中的所述主要成分为无机材料;以及开口部，用于设置所述半导体元件，所述孔部与所述通孔连通; 所述第二接合层具有与所述半导体元件接合的第二接合起始温度，所述第二接合开始温度与所述第一接合开始温度不同。

公开(公告)号：WO2012107971A1

公开(公告)日：2012-08-16

申请号：PCT/JP2011/004218

申请日：2011-07-26

Applicant: パナソニック株式会社 ,  青井 信雄

Inventor： 青井　信雄

IPC: H01L21/60

CPC classification number: H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/05647 ,  H01L2224/10145 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11622 ,  H01L2224/11827 ,  H01L2224/11831 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13565 ,  H01L2224/1357 ,  H01L2224/13686 ,  H01L2224/1601 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/81937 ,  H01L2924/00014 ,  H01L2924/3841 ,  H01L2924/05442 ,  H01L2224/05552

Abstract: 　第１の基板（１０１）上に複数の第１の電極（１０７）が形成されている。各第１の電極（１０７）の側壁上に第１の絶縁膜（１０８）が形成されている。第１の絶縁膜（１０８）は、各第１の電極（１０７）の間のスペースが埋まらないように形成されている。

Abstract translation: 多个第一电极（107）形成在第一基板（101）上。 第一绝缘膜（108）形成在每个第一电极（107）的侧壁上。 第一绝缘膜（108）形成为使得第一电极（107）之间的空间未被填充。

公开(公告)号：WO2011054554A1

公开(公告)日：2011-05-12

申请号：PCT/EP2010/061902

申请日：2010-08-16

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  HOUGHAM, Gareth, Geoffrey ,  MCVICKER, Gerard ,  GU, Xiaoxiong

Inventor： HOUGHAM, Gareth, Geoffrey ,  MCVICKER, Gerard ,  GU, Xiaoxiong

IPC: H01L21/48 ,  H01L23/498

CPC classification number: H01L24/14 ,  H01L21/486 ,  H01L23/48 ,  H01L23/49827 ,  H01L24/11 ,  H01L24/17 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/11622 ,  H01L2224/1182 ,  H01L2224/13014 ,  H01L2224/13017 ,  H01L2224/1607 ,  H01L2224/16145 ,  H01L2224/81101 ,  H01L2224/81208 ,  H01L2224/81899 ,  H01L2225/06513 ,  H01L2924/0002 ,  H01L2924/12042 ,  H01L2924/15313 ,  H01L2924/15323 ,  H01L2924/15333 ,  H01R13/02 ,  H01R13/2421 ,  H01R43/16 ,  H05K3/064 ,  H05K3/326 ,  H05K3/4092 ,  H05K2201/0355 ,  H05K2201/0382 ,  H05K2201/10265 ,  H05K2201/10378 ,  Y10T29/49126 ,  Y10T29/49208 ,  Y10T29/49218 ,  Y10T29/49222 ,  Y10T29/49224 ,  H01L2924/00

Abstract: A structure and method for manufacturing the same for manufacturing a contact structure for microelectronics manufacturing including the steps of forming first and second metal sheets to form a plurality of outwardly extending bump each defining a cavity. Symmetrically mating the first and second metal sheets in opposing relation to each other to form upper and lower bumps each defining an enclosure therebetween wherein the mated first and second sheets form a contact structure. Coating the contact structure with an insulating material, and fabricating helix shaped contacts from upper and lower bumps. The helix shaped contacts having first and second portions being in mirror image relationship to each other.

Abstract translation: 一种用于制造用于微电子制造的接触结构的结构和方法，包括以下步骤：形成第一和第二金属片以形成多个向外延伸的凸起，每个限定腔。 将第一和第二金属板彼此相对地对称地配合，以形成每个限定其间的外壳的上凸块和下凸块，其中配合的第一和第二板形成接触结构。 用绝缘材料涂覆接触结构，并从上部和下部凸块制造螺旋形接触。 具有彼此成镜像关系的第一和第二部分的螺旋形接触件。