利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

52 条记录 (耗时 0.029 秒)

    FAN-OUT WAFER-LEVEL PACKAGING METHOD AND THE PACKAGE PRODUCED THEREOF
    1.
    发明申请
    FAN-OUT WAFER-LEVEL PACKAGING METHOD AND THE PACKAGE PRODUCED THEREOF 审中-公开
    扇出晶圆级封装方法及其生产的封装

    公开(公告)号：WO2017196257A1

    公开(公告)日：2017-11-16

    申请号：PCT/SG2017/050229

    申请日：2017-04-27

    申请人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH

    发明人： KAWANO, Masaya ,  CHANG, Ka Fai

    IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L21/768

    CPC分类号： H01L23/3114 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/562 ,  H01L23/60 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2224/92225 ,  H01L2224/97 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2224/83

    摘要： A fan-out wafer-level packaging method and the package produced thereof are provided in the present application. The method comprises steps including: providing a silicon substrate layer having a first thickness; forming one or more active/passive devices comprising at least sources and drains and one or more diffusion layers adjoining the sources and drains, wherein forming the one or more active/passive devices comprises forming the sources and the drains in a front-end-of-line (FEOL) layer on a first side of the silicon substrate layer while forming the one or more diffusion layers at locations in the silicon substrate layer adjoining the sources and the drains; forming a redistribution layer (RDL) over the FEOL layer by copper damascene formation of multiple metallization layers for connecting the one or more active/passive devices to the one or more IC dies when the one or more IC dies are mounted on a side of the RDL opposite the FEOL layer; thinning the silicon substrate layer to a second thickness to form a thinned silicon substrate, the thinned silicon substrate comprising at least the one or more diffusion layers; and patterning the thinned silicon substrate to form one or more silicon regions, each of the one or more silicon regions comprising the one or more diffusion layers.

    摘要翻译： 在本申请中提供了一种扇出晶片级封装方法及其制造的封装。 该方法包括以下步骤：提供具有第一厚度的硅衬底层; 形成至少包括源极和漏极以及邻接所述源极和漏极的一个或多个扩散层的一个或多个有源/无源器件，其中形成所述一个或多个有源/无源器件包括在所述源极和漏极的前端 在所述硅衬底层的第一侧上形成一层或多层扩散层，同时在所述硅衬底层中邻接所述源极和所述漏极的位置处形成所述一个或多个扩散层; 当一个或多个IC管芯安装在一个或多个IC管芯的一侧上时，通过铜金属镶嵌形成多个金属化层在FEOL层上形成重新分布层（RDL），用于将一个或多个有源/ RDL与FEOL层相对; 将所述硅衬底层减薄到第二厚度以形成减薄的硅衬底，所述减薄的硅衬底包括至少所述一个或多个扩散层; 以及图案化所述减薄的硅衬底以形成一个或多个硅区域，所述一个或多个硅区域中的每一个包括所述一个或多个扩散层。

    半導体装置及びその製造方法、並びに電子機器
    2.
    发明申请
    半導体装置及びその製造方法、並びに電子機器 审中-公开
    半导体器件，其制造方法和电子器件

    公开(公告)号：WO2017018231A1

    公开(公告)日：2017-02-02

    申请号：PCT/JP2016/070874

    申请日：2016-07-14

    申请人： ソニー株式会社

    发明人： 籾内　雄太 ,  高岡　裕二 ,  田仲　清久 ,  岸田　栄一郎 ,  西岡　恵美 ,  山下　直生 ,  関　大一

    IPC分类号： H01L27/14 ,  H01L23/12 ,  H04N5/335

    CPC分类号： H01L27/14636 ,  H01L23/12 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49833 ,  H01L23/4985 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L27/14 ,  H01L27/14618 ,  H01L2224/14155 ,  H01L2224/16227 ,  H01L2224/73253 ,  H01L2224/92225 ,  H01L2924/15159 ,  H01L2924/152 ,  H04N5/335

    摘要： 本技術は、フレキシブルプリント基板により、より簡易的にチップサイズパッケージを実現することができるようにする半導体装置及びその製造方法、並びに電子機器に関する。 光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、固体撮像素子の受光面側となる上面側に設けられるパッド部と、上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板とを備え、フレキシブルプリント基板は、上面側の端部の位置が、受光面上の空間内の位置とは異なる位置となるように、固体撮像素子における各面に沿って配置される半導体装置が提供される。本技術は、例えば、CMOSイメージセンサをパッケージングする際に適用することができる。

    摘要翻译： 本技术涉及使用柔性印刷电路板，其制造方法和电子设备可以更简单地实现芯片尺寸封装的半导体器件。 本发明提供一种半导体装置，具备：固体摄像元件，其包括：像素阵列部，其中包含光电转换元件的多个像素以二维方式设置在矩阵中; 以及柔性印刷电路板，包括布线，用于将设置在作为其光接收表面侧的固态图像捕获元件的上表面侧上的焊盘部分连接到设置在相对侧的下表面侧的外部端子 其中柔性印刷电路板沿着固态图像捕获元件的每个表面设置，使得柔性印刷电路板的在柔性印刷电路板的上表面侧上的端部设置在 与光接收表面上方的空间中的位置不同的位置。 例如，当包装CMOS图像传感器时，可以应用本技术。