公开(公告)号：CN104657532B

公开(公告)日：2018-07-27

申请号：CN201410032860.3

申请日：2014-01-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王姿予 ,  吴伟诚 ,  许国经 ,  侯上勇 ,  郑心圃

IPC: G06F17/50

CPC classification number: G06F17/5077 ,  G06F17/5009 ,  G06F17/5081 ,  G06F2217/02 ,  G06F2217/06 ,  G06F2217/08 ,  G06F2217/38 ,  G06F2217/40 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/13005 ,  H01L2224/16227 ,  H01L2924/15311

Abstract: 本发明公开了半导体器件设计方法和导电凸块图案增强方法。在些实施例中,设计半导体器件的方法包括:设计导电凸块图案设计;以及对导电凸块图案设计执行导电凸块图案增强算法以产生增强的导电凸块图案设计。基于增强的导电凸块图案设计来设计布线图案。对布线图案执行设计规则检查(DRC)程序。

公开(公告)号：CN101937853B

公开(公告)日：2013-07-17

申请号：CN201010212898.0

申请日：2010-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏麟 ,  萧景文 ,  许国经 ,  陈承先

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L23/544 ,  H01L21/6836 ,  H01L23/481 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/6834 ,  H01L2221/68372 ,  H01L2223/54453 ,  H01L2223/54493 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05024 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11002 ,  H01L2224/1147 ,  H01L2224/11901 ,  H01L2224/13007 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/013

Abstract: 本发明一实施例提供一种集成电路结构的形成方法，包括：提供一半导体晶片，包括一第一刻痕，自该半导体晶片的一边缘延伸进入该半导体晶片；以及将一承载晶片设置于该半导体晶片之上，其中该承载晶片包括一第二刻痕，位于该承载晶片之中，且其中将该承载晶片的设置步骤包括使至少一部分的该第一刻痕与至少一部分的该第二刻痕重叠。本发明通过于承载晶片中形成刻痕，无凸块下金属层会形成于承载晶片的通过半导体晶片中的刻痕所露出的部分。因此，可进行更可靠的对准。由于承载晶片的角落不具有斜面区，可减少凸块下金属层的脱层。再者，由于承载晶片的电阻率被减低，承载晶片可更可靠地固定于静电吸盘上。

公开(公告)号：CN101937880B

公开(公告)日：2013-04-03

申请号：CN201010218125.3

申请日：2010-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  许国经 ,  陈承先 ,  萧景文

IPC: H01L23/00 ,  H01L21/20 ,  H01L21/78

CPC classification number: H01L21/187 ,  H01L21/6835 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68381 ,  Y10T428/1476

Abstract: 本发明提供一种薄晶片处理结构及薄晶片接合及剥离的方法，该薄晶片处理结构包含一半导体晶片；一剥离层，其可由施予能量予以剥离；一粘着层，其可由一溶剂予以移除，其中此剥离层由涂布或压合方式施加在载材上，此粘着层以涂布或压合方式施加在此半导体晶片上；以及此剥离层及此粘着层位于此半导体晶片及此载材之间并将其相互接合。此方法包含施加一剥离层至一载材上；施加一粘着层至一半导体晶片上；接合此载材及此半导体晶片；对此剥离层施予UV或激光的能量以剥离此剥离层；以及以溶剂清洁此半导体晶片表面以移除所有的粘着层残余物。本发明的晶片在剥离后的清洁表面，及在后结合工艺中具有良好的化学抵抗性。

公开(公告)号：CN102820290A

公开(公告)日：2012-12-12

申请号：CN201210159141.9

申请日：2012-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郑心圃 ,  侯上勇 ,  谢政杰 ,  许国经 ,  施应庆 ,  蔡柏豪 ,  高金福 ,  黄震麟 ,  林俊成

IPC: H01L27/02 ,  H01L21/60

CPC classification number: H01L24/11 ,  H01L23/147 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/04 ,  H01L25/50 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05073 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05184 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/10145 ,  H01L2224/10156 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1182 ,  H01L2224/11831 ,  H01L2224/13017 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13565 ,  H01L2224/13578 ,  H01L2224/13686 ,  H01L2224/16058 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/3651 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01047 ,  H01L2924/049 ,  H01L2924/053 ,  H01L2924/00

Abstract: 本发明涉及封装集成电路的连接件设计，其中涉及一种器件，该器件包括具有顶面的顶部介电层。金属柱具有位于顶部介电层的顶面上方的部分。非润湿的层形成在金属柱的侧壁上，其中，非润湿的层不可被熔化的焊料湿润。焊料区域被设置在金属柱上方并且与其电连接。

公开(公告)号：CN102810522A

公开(公告)日：2012-12-05

申请号：CN201210159351.8

申请日：2012-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郑心圃 ,  侯上勇 ,  许国经 ,  谢政杰 ,  施应庆 ,  蔡柏豪 ,  黄震麟 ,  林俊成

IPC: H01L23/48 ,  H01L23/498 ,  H01L23/538

CPC classification number: H01L24/11 ,  H01L23/147 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/04 ,  H01L25/50 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05073 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05184 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/10145 ,  H01L2224/10156 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1182 ,  H01L2224/11831 ,  H01L2224/13017 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13565 ,  H01L2224/13578 ,  H01L2224/13686 ,  H01L2224/16058 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/3651 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01047 ,  H01L2924/049 ,  H01L2924/053 ,  H01L2924/00

Abstract: 一种封装元件其中没有有源器件。该封装元件包括：基板；通孔，位于基板中；顶部介电层，位于基板上方；以及金属柱，具有位于顶部介电层的顶面上方的顶面。该金属柱电连接到通孔。扩散势垒层位于该金属柱顶面上方。焊帽设置在该扩散势垒层上方。本发明还提供了封装结构和方法。

公开(公告)号：CN101719484A

公开(公告)日：2010-06-02

申请号：CN200910150012.1

申请日：2009-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许国经 ,  陈承先

IPC: H01L23/485 ,  H01L23/52 ,  H01L21/60

CPC classification number: H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/0401 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05552 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/13155 ,  H01L2224/13582 ,  H01L2224/13644 ,  H01L2224/13664 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00012

Abstract: 一种集成电路结构，该结构包括半导体衬底，其包括一个正面和一个背面。穿透该半导体衬底的穿透硅通孔(TSV)，且该穿透硅通孔(TSV)具有延伸到该半导体衬底背面的后端。再分布线(RDL)，其位于该半导体衬底的背面之上，并连接到该TSV的该后端。该集成电路进一步包括钝化层，该钝化层位于该RDL之上；位于该钝化层中的开口，其中该RDL的一部分通过该开口暴露；以及镍层，其位于该开口中并接触该RDL。

公开(公告)号：CN101339910B

公开(公告)日：2010-06-02

申请号：CN200810096240.0

申请日：2008-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭祖宽 ,  许国经 ,  李建勋 ,  吴俊毅 ,  梁裕民

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/56 ,  H01L21/78

CPC classification number: H01L23/3178 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/13023 ,  H01L2224/16 ,  H01L2224/94 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10157 ,  H01L2924/14 ,  H01L2224/03 ,  H01L2224/11

Abstract: 本发明公开一种晶片级芯片尺寸封装(wafer-level chip-scale package)的制造方法，包括：形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；沉积一包覆材料于该第一表面上；穿过该包覆材料切割一凹陷于该沟槽中，其中该切割留下一部分半导体材料于该半导体晶片的一第二面上；以及研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。本发明的优点为借由使用干蚀刻在沟槽中产生较平坦的侧壁，减低了破裂或形成缺口的风险。

公开(公告)号：CN101673719A

公开(公告)日：2010-03-17

申请号：CN200910119004.0

申请日：2009-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许国经 ,  陈承先 ,  苏竟典 ,  黄宏麟

IPC: H01L23/485 ,  H01L21/768

CPC classification number: H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供一种集成电路。该集成电路包括：配置在半导体衬底中的穿透硅通孔(TSV)沟槽；形成在所述半导体衬底上的导电焊点，所述导电焊点与所述TSV沟槽邻接；设置在所述导电焊点上的和TSV沟槽内的氮化硅层；设置在所述氮化硅层上的钛层；设置在所述钛层上的氮化钛层；和设置在所述氮化钛层上的铜层。

公开(公告)号：CN101286491A

公开(公告)日：2008-10-15

申请号：CN200710140997.0

申请日：2007-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏昭源 ,  徐家雄 ,  许国经

IPC: H01L23/498 ,  H01L23/488 ,  H01L21/48

CPC classification number: H01L23/49816 ,  H01L23/5386 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种半导体装置及其制造方法，上述半导体装置包括：衬底，具有裸片侧以及外侧；第一导电层，形成于该衬底的该裸片侧，其中该第一导电层被图案化以形成多个走线；以及多个导电凸块，其中每个导电凸块安装于该多个走线其中一个，并且与该多个导电凸块中每个其他导电凸块之间具有最小尺寸，该最小尺寸足以使两条分隔开的该走线通过。本发明提供了低成本的解决方案，以牢固地安装相对小的例如焊接球的导电凸块，其是微细间距阵列必须设置的。而且，本发明强化了电子走线的布线能力，使得多个走线能够由相邻的导电凸块之间跑出。

公开(公告)号：CN112447530B

公开(公告)日：2025-04-18

申请号：CN202010869951.8

申请日：2020-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昱寰 ,  许国经 ,  陈承先

IPC: H01L21/50 ,  H01L21/60 ,  H01L23/488

Abstract: 提供芯片封装结构及其形成方法。此方法包含提供布线基底。此方法包含在第一焊垫上方依序形成含镍层和含金层。此方法包含形成导电保护层覆盖含镍层上方的含金层。此方法包含经由导电凸块和围绕导电凸块的助焊剂层将芯片接合至布线基底。导电凸块在第二焊垫和芯片之间。此方法包含在导电保护层覆盖含镍层的同时移除助焊剂层。