公开(公告)号：US5789815A

公开(公告)日：1998-08-04

申请号：US636483

申请日：1996-04-23

申请人： Theodore G. Tessier ,  John W. Stafford ,  David A. Jandzinski

发明人： Theodore G. Tessier ,  John W. Stafford ,  David A. Jandzinski

IPC分类号： H01L23/31 ,  H01L25/065 ,  H01L23/495 ,  H01L23/02 ,  H01L23/34

CPC分类号： H01L23/3121 ,  H01L25/0652 ,  H01L2224/16225 ,  H01L2924/09701 ,  H01L2924/1433 ,  H01L2924/3025

摘要： A three dimensional packaging approach reduces the overall footprint for interconnecting multiple semiconductor die. An three-dimensional folded module (10) produces a final package having a footprint size reduced by an approximate factor of four when compared to conventional electronic packaging. The module has a protective covering such as a cap (62) or a sealant (64) as a moisture barrier. Thus, high integration using flexible appendages (15, 25, 35, and 45) attached to a rigid substrate (12) and singularly folded above the substrate (12) results in both a small footprint package and also a light package. A reel-to-reel flex tape (56) assembly provides pre-tested flex boards (16, 26, 36, and 46) resulting in a cost-effective manufacturable package for semiconductor components.

摘要翻译： 三维封装方法减少了用于互连多个半导体管芯的整体占用空间。 与常规电子封装相比，三维折叠模块（10）产生具有减小约四倍的占地面积尺寸的最终包装。 模块具有作为防潮层的保护盖，例如盖（62）或密封剂（64）。 因此，使用附接到刚性基板（12）并且单独地折叠在基板（12）上方的柔性附件（15,25,35和45）的高集成度导致小尺寸封装以及光封装。 卷对卷柔性带（56）组件提供预测试的柔性板（16,26,36和46），从而产生用于半导体部件的成本有效的可制造的封装。

公开(公告)号：US5892661A

公开(公告)日：1999-04-06

申请号：US741793

申请日：1996-10-31

申请人： John W. Stafford ,  Theodore G. Tessier ,  David A. Jandzinski

发明人： John W. Stafford ,  Theodore G. Tessier ,  David A. Jandzinski

IPC分类号： B42D15/10 ,  G06K19/07 ,  G06K19/077 ,  H05K1/16 ,  H01Q1/36

CPC分类号： G06K19/0775 ,  G06K19/07749 ,  G06K19/07779 ,  G06K19/07783

摘要： A smartcard (10) is formed in part by a laminate layer (77). The laminate layer (77) is made up of a plurality of dielectric layers (11,30), insulating layers (45, 50), resistive layers (55), and electrically active structures. The electrically active structures include a capacitive structure (23) which is formed from one of the dielectric layers (11) and an antennae (32) which is made from a conductive layer that is formed into a spiral pattern on the another dielectric layer (30). These layers (11,30, 45, 50, 55) are formed separately and then pressed together to form the laminate layer (77).

摘要翻译： 智能卡（10）部分由层压层（77）形成。 层压层（77）由多个电介质层（11,30），绝缘层（45,50），电阻层（55）和电活性结构构成。 电活性结构包括由电介质层（11）之一形成的电容结构（23）和由在另一电介质层（30）上形成为螺旋图案的导电层制成的天线（32） ）。 这些层（11,30,45,50,55）分别形成，然后压在一起以形成层压层（77）。

公开(公告)号：US5661088A

公开(公告)日：1997-08-26

申请号：US583835

申请日：1996-01-11

申请人： Theodore G. Tessier ,  Kenneth Kaskoun ,  David A. Jandzinski

发明人： Theodore G. Tessier ,  Kenneth Kaskoun ,  David A. Jandzinski

IPC分类号： H01L21/48 ,  H01L23/31 ,  H01L23/498 ,  H05K3/36 ,  H05K3/40 ,  H05K3/30

CPC分类号： H01L23/3121 ,  H01L21/4846 ,  H01L23/49827 ,  H01L23/49866 ,  H05K3/4084 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K2201/0367 ,  H05K2201/0394 ,  H05K2201/0397 ,  H05K2203/063 ,  H05K3/363 ,  Y10T29/49146 ,  Y10T29/49167

摘要： A method of packaging an electronic component includes forming a hole (24) in a substrate (21) having a first surface (22) opposite a second surface (23) and disposing and patterning a malleable layer (26) over the first surface (22) and over the hole (24) of the substrate (21). The malleable layer (26) has a third surface (27) opposite a fourth surface (28). A portion (29) of the fourth surface (28) is exposed by the hole (24) in the substrate (21). An electrically conductive layer is simultaneously disposed over the portion (29) of the fourth surface (28) and over a different portion of the third surface (27) of the malleable layer (26). The malleable layer (26) is deformed into the hole (24). Then, a semiconductor die (43) is coupled to the malleable layer (26), and an underencapsulant (37) is disposed under the semiconductor die (43) and over the hole (24).

摘要翻译： 包装电子部件的方法包括在具有与第二表面（23）相对的第一表面（22）的衬底（21）中形成孔（24），并在第一表面（22）上设置和图案化可延展层（26） ）和衬底（21）的孔（24）之上。 可延展层（26）具有与第四表面（28）相对的第三表面（27）。 第四表面（28）的一部分（29）由衬底（21）中的孔（24）露出。 导电层同时设置在第四表面（28）的部分（29）上并且在可锻延层（26）的第三表面（27）的不同部分之上。 延展层（26）变形成孔（24）。 然后，将半导体管芯（43）与可延展层（26）连接，并且在半导体管芯（43）的下方和孔（24）的下方配置有未封装（37）。

公开(公告)号：US5221426A

公开(公告)日：1993-06-22

申请号：US799804

申请日：1991-11-29

申请人： Theodore G. Tessier ,  John W. Stafford ,  William F. Hoffman

发明人： Theodore G. Tessier ,  John W. Stafford ,  William F. Hoffman

IPC分类号： H01L21/3213 ,  H05K3/02 ,  H05K3/06 ,  H05K3/10 ,  H05K3/38 ,  H05K3/46

CPC分类号： H01L21/32131 ,  H05K3/027 ,  H05K3/108 ,  H05K2201/0154 ,  H05K2201/0317 ,  H05K2203/0508 ,  H05K2203/0597 ,  H05K3/062 ,  H05K3/388 ,  H05K3/4644 ,  Y10S438/94

摘要： An improved laser etch-back process forms a metal feature on an area of a polymeric or other non-metallic substrate. The process comprises forming a metal layer on the area that includes a first, relatively thick section, and a second, relatively thin section. Thereafter, the metal layer is uniformly irradiated with a laser pulse, but not to vaporize metal from the thick section. Thus, the laser pulse selectively etches the thin section to remove the metal and expose the substrate, without disturbing the thick section, which forms the desired metal feature.

摘要翻译： 改进的激光蚀刻工艺在聚合物或其它非金属基底的区域上形成金属特征。 该方法包括在包括第一相对厚的部分和第二较薄的部分的区域上形成金属层。 此后，用激光脉冲均匀地照射金属层，但不从厚部分蒸发金属。 因此，激光脉冲选择性地蚀刻薄部分以去除金属并暴露衬底，而不会干扰形成所需金属特征的厚部分。

公开(公告)号：US07091469B2

公开(公告)日：2006-08-15

申请号：US10850934

申请日：2004-05-20

申请人： Dean Paul Kossives ,  Kambhampati Ramakrishna ,  Edward Lap Zak Law ,  Diane Sahakian ,  Theodore G. Tessier ,  Jamin Ling

发明人： Dean Paul Kossives ,  Kambhampati Ramakrishna ,  Edward Lap Zak Law ,  Diane Sahakian ,  Theodore G. Tessier ,  Jamin Ling

IPC分类号： H01L31/00 ,  H01L31/0232 ,  H01L21/00

CPC分类号： H01L27/14618 ,  H01L27/14625 ,  H01L27/14683 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/01079

摘要： An optoelectronic sensor is attached to an optically transparent substrate, such as glass, and encapsulated to form an optoelectronic device. An optical assembly can be mounted opposite the optoelectronic sensor. Filters and refractive index matching materials may be included between the optoelectronic sensor and the optically transparent substrate.

摘要翻译： 光电传感器附着在诸如玻璃之类的光学透明衬底上，并被封装以形成光电器件。 光学组件可以安装在光电传感器的对面。 滤光器和折射率匹配材料可以包括在光电传感器和光学透明衬底之间。

公开(公告)号：US6022761A

公开(公告)日：2000-02-08

申请号：US654466

申请日：1996-05-28

申请人： Melissa E. Grupen-Shemansky ,  Jong-Kai Lin ,  Theodore G. Tessier

发明人： Melissa E. Grupen-Shemansky ,  Jong-Kai Lin ,  Theodore G. Tessier

IPC分类号： H05K1/18 ,  H01L21/60 ,  H01L23/485 ,  H01L23/498 ,  H05K1/14 ,  H05K3/36 ,  H01L21/44 ,  H01L21/48 ,  H01L21/50

CPC分类号： H01L24/13 ,  H01L23/49827 ,  H01L24/16 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/11003 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/1319 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/81801 ,  H01L2224/8319 ,  H01L2224/838 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/0781 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517

摘要： A method for connecting substrates includes using an adhesive interposer structure (11) to bond a semiconductor device (26) to a substrate (18). The adhesive interposer structure (11) includes a non-conductive adhesive laminant (12) and conductive adhesive bumps (13). The conductive adhesive bumps (13) provide a conductive path between conductive bumps (27) on the semiconductor device (26) and conductive metal pads (21) located on the substrate (18). In an alternative embodiment, a conductive adhesive material (34) is screen or stencil printed into vias (39) located on a printed circuit board (38) to form conductive adhesive bumps (33). A non-conductive adhesive (52) is then screen or stencil printed onto the printed circuit board (38) adjacent the conductive adhesive bumps (33). A semiconductor die is then connected to the structure.

摘要翻译： 一种用于连接衬底的方法包括使用粘合剂插入物结构（11）将半导体器件（26）接合到衬底（18）。 粘合剂插入物结构（11）包括非导电粘合剂层压体（12）和导电粘合剂凸块（13）。 导电粘合剂凸块（13）在半导体器件（26）上的导电凸块（27）和位于衬底（18）上的导电金属焊盘（21）之间提供导电路径。 在替代实施例中，导电粘合剂材料（34）是印刷在位于印刷电路板（38）上的通孔（39）中以形成导电粘合剂凸块（33）的筛网或模板。 然后将非导电粘合剂（52）屏蔽或模板印刷到邻近导电粘合剂凸块（33）的印刷电路板（38）上。 然后将半导体管芯连接到该结构。

公开(公告)号：US20110003470A1

公开(公告)日：2011-01-06

申请号：US12828003

申请日：2010-06-30

申请人： Guy F. Burgess ,  Anthony Curtis ,  Michael E. Johnson ,  Gene Stout ,  Theodore G. Tessier

发明人： Guy F. Burgess ,  Anthony Curtis ,  Michael E. Johnson ,  Gene Stout ,  Theodore G. Tessier

IPC分类号： H01L21/768

CPC分类号： H01L24/11 ,  H01L21/563 ,  H01L24/03 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/03464 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/1132 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/11505 ,  H01L2224/1184 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/11901 ,  H01L2224/11903 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13101 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13117 ,  H01L2224/13118 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13294 ,  H01L2224/133 ,  H01L2224/13339 ,  H01L2224/1403 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/8184 ,  H01L2224/831 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/381 ,  H01L2924/01028 ,  H01L2924/0105 ,  H01L2924/01048 ,  H01L2924/01032 ,  H01L2924/00014 ,  H01L2924/00012

摘要： In wafer-level chip-scale packaging and flip-chip packaging and assemblies, a solder cap is formed on a vertical pillar. In one embodiment, the vertical pillar overlies a semiconductor substrate. A solder paste, which may be doped with at least one trace element, is applied on a top surface of the pillar structure. A reflow process is performed after applying the solder paste to provide the solder cap.

摘要翻译： 在晶圆级芯片级封装和倒装芯片封装和组装中，在垂直支柱上形成焊锡帽。 在一个实施例中，垂直柱覆盖半导体衬底。 可以在柱结构的顶表面上施加可以掺杂有至少一个微量元素的焊膏。 在施加焊膏以提供焊料盖之后进行回流工艺。

公开(公告)号：US5217568A

公开(公告)日：1993-06-08

申请号：US830153

申请日：1992-02-03

申请人： Theodore G. Tessier ,  Scott Lindsey

发明人： Theodore G. Tessier ,  Scott Lindsey

IPC分类号： G02B6/136 ,  G02B6/30 ,  G02B6/36 ,  H01L21/308

CPC分类号： G02B6/3692 ,  G02B6/136 ,  G02B6/30 ,  H01L21/3081 ,  G02B6/3652

摘要： A process for etching a silicon substrate to form a feature such as a V-groove, utilizes a coating formed of an alkaline resistance polymer. A preferred polymer is poly(benzocyclobutene) resin. The coating is applied to the substrate and removed form a selected region whereupon the underlying silicon is etched with an alkaline solution. In one aspect, an optical fiber is inserted in the etched groove and coupled to an optical waveguide embedded within the coating.

摘要翻译： 用于蚀刻硅衬底以形成诸如V形槽的特征的方法利用由耐碱性聚合物形成的涂层。 优选的聚合物是聚（苯并环丁烯）树脂。 将涂层施加到基材上，并从所选择的区域去除，然后用碱性溶液蚀刻下面的硅。 在一个方面，将光纤插入蚀刻槽中并与嵌入涂层内的光波导相耦合。