利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.017 秒)

    Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling
    1.
    发明授权
    Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling 失效
    使用聚合物掩模的硅蚀刻工艺，例如，以形成用于光纤耦合的V形槽

    公开(公告)号：US5217568A

    公开(公告)日：1993-06-08

    申请号：US830153

    申请日：1992-02-03

    申请人： Theodore G. Tessier ,  Scott Lindsey

    发明人： Theodore G. Tessier ,  Scott Lindsey

    IPC分类号： G02B6/136 ,  G02B6/30 ,  G02B6/36 ,  H01L21/308

    CPC分类号： G02B6/3692 ,  G02B6/136 ,  G02B6/30 ,  H01L21/3081 ,  G02B6/3652

    摘要： A process for etching a silicon substrate to form a feature such as a V-groove, utilizes a coating formed of an alkaline resistance polymer. A preferred polymer is poly(benzocyclobutene) resin. The coating is applied to the substrate and removed form a selected region whereupon the underlying silicon is etched with an alkaline solution. In one aspect, an optical fiber is inserted in the etched groove and coupled to an optical waveguide embedded within the coating.

    摘要翻译： 用于蚀刻硅衬底以形成诸如V形槽的特征的方法利用由耐碱性聚合物形成的涂层。 优选的聚合物是聚（苯并环丁烯）树脂。 将涂层施加到基材上，并从所选择的区域去除，然后用碱性溶液蚀刻下面的硅。 在一个方面，将光纤插入蚀刻槽中并与嵌入涂层内的光波导相耦合。

    Three dimensional semiconductor package having flexible appendages
    3.
    发明授权
    Three dimensional semiconductor package having flexible appendages 失效
    具有柔性附件的三维半导体封装

    公开(公告)号：US5789815A

    公开(公告)日：1998-08-04

    申请号：US636483

    申请日：1996-04-23

    申请人： Theodore G. Tessier ,  John W. Stafford ,  David A. Jandzinski

    发明人： Theodore G. Tessier ,  John W. Stafford ,  David A. Jandzinski

    IPC分类号： H01L23/31 ,  H01L25/065 ,  H01L23/495 ,  H01L23/02 ,  H01L23/34

    CPC分类号： H01L23/3121 ,  H01L25/0652 ,  H01L2224/16225 ,  H01L2924/09701 ,  H01L2924/1433 ,  H01L2924/3025

    摘要： A three dimensional packaging approach reduces the overall footprint for interconnecting multiple semiconductor die. An three-dimensional folded module (10) produces a final package having a footprint size reduced by an approximate factor of four when compared to conventional electronic packaging. The module has a protective covering such as a cap (62) or a sealant (64) as a moisture barrier. Thus, high integration using flexible appendages (15, 25, 35, and 45) attached to a rigid substrate (12) and singularly folded above the substrate (12) results in both a small footprint package and also a light package. A reel-to-reel flex tape (56) assembly provides pre-tested flex boards (16, 26, 36, and 46) resulting in a cost-effective manufacturable package for semiconductor components.

    摘要翻译： 三维封装方法减少了用于互连多个半导体管芯的整体占用空间。 与常规电子封装相比，三维折叠模块（10）产生具有减小约四倍的占地面积尺寸的最终包装。 模块具有作为防潮层的保护盖，例如盖（62）或密封剂（64）。 因此，使用附接到刚性基板（12）并且单独地折叠在基板（12）上方的柔性附件（15,25,35和45）的高集成度导致小尺寸封装以及光封装。 卷对卷柔性带（56）组件提供预测试的柔性板（16,26,36和46），从而产生用于半导体部件的成本有效的可制造的封装。

    Smartcard and method of making
    6.
    发明授权
    Smartcard and method of making 失效
    智能卡和制作方法

    公开(公告)号：US5892661A

    公开(公告)日：1999-04-06

    申请号：US741793

    申请日：1996-10-31

    申请人： John W. Stafford ,  Theodore G. Tessier ,  David A. Jandzinski

    发明人： John W. Stafford ,  Theodore G. Tessier ,  David A. Jandzinski

    IPC分类号： B42D15/10 ,  G06K19/07 ,  G06K19/077 ,  H05K1/16 ,  H01Q1/36

    CPC分类号： G06K19/0775 ,  G06K19/07749 ,  G06K19/07779 ,  G06K19/07783

    摘要： A smartcard (10) is formed in part by a laminate layer (77). The laminate layer (77) is made up of a plurality of dielectric layers (11,30), insulating layers (45, 50), resistive layers (55), and electrically active structures. The electrically active structures include a capacitive structure (23) which is formed from one of the dielectric layers (11) and an antennae (32) which is made from a conductive layer that is formed into a spiral pattern on the another dielectric layer (30). These layers (11,30, 45, 50, 55) are formed separately and then pressed together to form the laminate layer (77).

    摘要翻译： 智能卡（10）部分由层压层（77）形成。 层压层（77）由多个电介质层（11,30），绝缘层（45,50），电阻层（55）和电活性结构构成。 电活性结构包括由电介质层（11）之一形成的电容结构（23）和由在另一电介质层（30）上形成为螺旋图案的导电层制成的天线（32） ）。 这些层（11,30,45,50,55）分别形成，然后压在一起以形成层压层（77）。

    Electronic component and method of packaging
    7.
    发明授权
    Electronic component and method of packaging 失效
    电子元件及包装方法

    公开(公告)号：US5661088A

    公开(公告)日：1997-08-26

    申请号：US583835

    申请日：1996-01-11

    申请人： Theodore G. Tessier ,  Kenneth Kaskoun ,  David A. Jandzinski

    发明人： Theodore G. Tessier ,  Kenneth Kaskoun ,  David A. Jandzinski

    IPC分类号： H01L21/48 ,  H01L23/31 ,  H01L23/498 ,  H05K3/36 ,  H05K3/40 ,  H05K3/30

    CPC分类号： H01L23/3121 ,  H01L21/4846 ,  H01L23/49827 ,  H01L23/49866 ,  H05K3/4084 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K2201/0367 ,  H05K2201/0394 ,  H05K2201/0397 ,  H05K2203/063 ,  H05K3/363 ,  Y10T29/49146 ,  Y10T29/49167

    摘要： A method of packaging an electronic component includes forming a hole (24) in a substrate (21) having a first surface (22) opposite a second surface (23) and disposing and patterning a malleable layer (26) over the first surface (22) and over the hole (24) of the substrate (21). The malleable layer (26) has a third surface (27) opposite a fourth surface (28). A portion (29) of the fourth surface (28) is exposed by the hole (24) in the substrate (21). An electrically conductive layer is simultaneously disposed over the portion (29) of the fourth surface (28) and over a different portion of the third surface (27) of the malleable layer (26). The malleable layer (26) is deformed into the hole (24). Then, a semiconductor die (43) is coupled to the malleable layer (26), and an underencapsulant (37) is disposed under the semiconductor die (43) and over the hole (24).

    摘要翻译： 包装电子部件的方法包括在具有与第二表面（23）相对的第一表面（22）的衬底（21）中形成孔（24），并在第一表面（22）上设置和图案化可延展层（26） ）和衬底（21）的孔（24）之上。 可延展层（26）具有与第四表面（28）相对的第三表面（27）。 第四表面（28）的一部分（29）由衬底（21）中的孔（24）露出。 导电层同时设置在第四表面（28）的部分（29）上并且在可锻延层（26）的第三表面（27）的不同部分之上。 延展层（26）变形成孔（24）。 然后，将半导体管芯（43）与可延展层（26）连接，并且在半导体管芯（43）的下方和孔（24）的下方配置有未封装（37）。