公开(公告)号：US20070281393A1

公开(公告)日：2007-12-06

申请号：US11421006

申请日：2006-05-30

申请人： Viswanadam Gautham ,  Lan Chu Tan ,  Heng Keong Yip

发明人： Viswanadam Gautham ,  Lan Chu Tan ,  Heng Keong Yip

IPC分类号： H01L21/60

CPC分类号： H01L21/561 ,  H01L21/4857 ,  H01L21/6835 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/81 ,  H01L24/85 ,  H01L24/97 ,  H01L2221/68377 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2224/85 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

摘要： A method of forming a semiconductor package (32) includes etching a conductive sheet (10) to form a first interconnection system (12). An integrated circuit (IC) die (22) is placed on and electrically connected to the first interconnection system (12). Next, a molding operation is performed to encapsulate the IC die (22), the electrical connections (24, 26) and at least a portion of the first interconnection system (12). A portion (20) of the conductive sheet (10) is then removed to expose a surface (30) of the first interconnection system (12). A second interconnection system (34) then is formed over the exposed surface (30) of the first interconnection system (12).

摘要翻译： 形成半导体封装（32）的方法包括蚀刻导电片（10）以形成第一互连系统（12）。 集成电路（IC）管芯（22）放置在电连接到第一互连系统（12）上。 接下来，执行模制操作以封装IC管芯（22），电连接（24,26）和第一互连系统（12）的至少一部分。 然后去除导电片（10）的一部分（20）以暴露第一互连系统（12）的表面（30）。 然后在第一互连系统（12）的暴露表面（30）上形成第二互连系统（34）。

公开(公告)号：US07494924B2

公开(公告)日：2009-02-24

申请号：US11370387

申请日：2006-03-06

申请人： Hei Ming Shiu ,  On Lok Chau ,  Gor Amie Lai ,  Heng Keong Yip ,  Thoon Khin Chang ,  Lan Chu Tan

发明人： Hei Ming Shiu ,  On Lok Chau ,  Gor Amie Lai ,  Heng Keong Yip ,  Thoon Khin Chang ,  Lan Chu Tan

IPC分类号： H01L21/44

CPC分类号： H05K3/4015 ,  H01L21/4853 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11312 ,  H01L2224/1134 ,  H01L2224/118 ,  H01L2224/13076 ,  H01L2224/13078 ,  H01L2224/13144 ,  H01L2224/13194 ,  H01L2224/81011 ,  H01L2224/81193 ,  H01L2924/00011 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/351 ,  H05K3/3457 ,  H05K2201/0367 ,  H05K2203/049 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/81805

摘要： A method for forming reinforced interconnects or bumps on a substrate includes first forming a support structure on the substrate. A substantially filled capsule is then formed around the support structure to form an interconnect. The interconnect can reach a height of up to 300 microns.

摘要翻译： 用于在衬底上形成增强互连或凸起的方法包括首先在衬底上形成支撑结构。 然后在支撑结构周围形成基本上填充的胶囊，以形成互连。 互连可以达到高达300微米的高度。

公开(公告)号：US07384819B2

公开(公告)日：2008-06-10

申请号：US11414440

申请日：2006-04-28

申请人： Heng Keong Yip ,  Lan Chu Tan

发明人： Heng Keong Yip ,  Lan Chu Tan

IPC分类号： H01L21/44

CPC分类号： H01L23/49531 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/105 ,  H01L2224/16 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/4911 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/00014 ,  H01L2924/00012

摘要： A method of forming a semiconductor package (50 and 52) includes providing a substrate (14) having a die pad and bond pads on a first surface (20) and conductive pads (66, 68 and 74) on a second surface (22). An integrated circuit (IC) die (38) is attached to the die pad and the first surface (20) of the substrate (14) is attached to a lead frame (26). The substrate (14) is electrically connected to the lead frame (26), and the IC die (38) is electrically connected to the substrate (14) and the lead frame (26). The IC die (14), the electrical connections (40, 42 and 44), a portion of the substrate (14) and a portion of the lead frame (26) are encapsulated with a mold compound (46), forming a stackable package (48). The conductive pads (66, 68 and 74) on the second surface (22) of the substrate (14) are not encapsulated by the mold compound (46).

摘要翻译： 形成半导体封装（50和52）的方法包括提供在第二表面（22）上的第一表面（20）和导电焊盘（66,68和74）上具有管芯焊盘和焊盘的衬底（14） 。 集成电路（IC）管芯（38）附接到管芯焊盘，衬底（14）的第一表面（20）附接到引线框架（26）。 基板（14）电连接到引线框架（26），并且IC管芯（38）电连接到基板（14）和引线框架（26）。 IC模头（14），电连接（40,42和44），衬底（14）的一部分和引线框架（26）的一部分用模具化合物（46）封装，形成可堆叠封装 （48）。 衬底（14）的第二表面（22）上的导电焊盘（66,68和74）不被模制化合物（46）封装。

公开(公告)号：US07741196B2

公开(公告)日：2010-06-22

申请号：US11668453

申请日：2007-01-29

申请人： Heng Keong Yip ,  Wai Yew Lo ,  Lan Chu Tan

发明人： Heng Keong Yip ,  Wai Yew Lo ,  Lan Chu Tan

IPC分类号： H01L21/30

CPC分类号： H01L21/3043 ,  H01L21/02118 ,  H01L21/312 ,  H01L21/78 ,  H01L23/562 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a semiconductor wafer for dicing includes providing a semiconductor wafer including a substrate and a plurality of upper layers on the substrate that form a formation of die areas. The formation is arranged so that adjacent die areas are separated by a path for a dicing tool. Within each path, a pair of spaced apart lines is fabricated. Each line defines a dicing edge of a respective path and has at least one trench extending between a top surface of the wafer and the substrate. Each trench is filled with a stress absorbing material for reducing die tool induced stress on the die areas during dicing.

摘要翻译： 制造用于切割的半导体晶片的方法包括在基板上提供包括基板和多个上层的半导体晶片，形成管芯区域的形成。 该结构布置成使得相邻的模具区域被用于切割工具的路径分开。 在每个路径中，制造一对间隔开的线。 每条线限定相应路径的切割边缘，并且具有在晶片的顶表面和基底之间延伸的至少一个沟槽。 每个沟槽填充有应力吸收材料，用于在切割期间减少模具区域上的模具工具引起的应力。

公开(公告)号：US20080182120A1

公开(公告)日：2008-07-31

申请号：US11627980

申请日：2007-01-28

申请人： Lan Chu Tan ,  Heng Keong Yip ,  Cheng Choi Yong

发明人： Lan Chu Tan ,  Heng Keong Yip ,  Cheng Choi Yong

IPC分类号： B32B3/00

CPC分类号： H01L24/05 ,  H01L22/32 ,  H01L24/06 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/48091 ,  H01L2224/4845 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/05042 ,  Y10T428/1241 ,  H01L2224/45099

摘要： A bond pad (12, 14) for a semiconductor device (10) is generally L-shaped and includes a first portion (20, 24) for receiving a bond wire, and a second portion (22, 26) extending substantially perpendicularly from the first portion (20, 24). The bond pad (12) may include a third portion (16, 18) adjacent to the first portion (20). The third portion (16, 18) may be an embedded power pad (16) or an embedded ground pad (18).

摘要翻译： 用于半导体器件（10）的接合焊盘（12,14）通常为L形并且包括用于接收接合线的第一部分（20,24）和从所述第二部分延伸的第二部分（22,26） 第一部分（20,24）。 接合焊盘（12）可以包括与第一部分（20）相邻的第三部分（16,18）。 第三部分（16,18）可以是嵌入式功率垫（16）或嵌入式接地垫（18）。

公开(公告)号：US20080179710A1

公开(公告)日：2008-07-31

申请号：US11668453

申请日：2007-01-29

申请人： Heng Keong Yip ,  Wai Yew Lo ,  Lan Chu Tan

发明人： Heng Keong Yip ,  Wai Yew Lo ,  Lan Chu Tan

IPC分类号： H01L23/544 ,  H01L21/76

CPC分类号： H01L21/3043 ,  H01L21/02118 ,  H01L21/312 ,  H01L21/78 ,  H01L23/562 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a semiconductor wafer for dicing includes providing a semiconductor wafer including a substrate and a plurality of upper layers on the substrate that form a formation of die areas. The formation is arranged so that adjacent die areas are separated by a path for a dicing tool within each path, a pair of spaced apart lines is fabricated. Each line defines a dicing edge of a respective path and has at least one trench extending between a top surface of the wafer and the substrate. Each trench is filled with a stress absorbing material for reducing die tool induced stress on the die areas during dicing.

摘要翻译： 制造用于切割的半导体晶片的方法包括在基板上提供包括基板和多个上层的半导体晶片，形成管芯区域的形成。 该组合被布置成使得相邻的模具区域被用于每个路径内的切割工具的路径分开，制造一对间隔开的线。 每条线限定相应路径的切割边缘，并且具有在晶片的顶表面和基底之间延伸的至少一个沟槽。 每个沟槽填充有应力吸收材料，用于在切割期间减少模具区域上的模具工具引起的应力。

公开(公告)号：US07160798B2

公开(公告)日：2007-01-09

申请号：US11065360

申请日：2005-02-24

申请人： Viswanadam Gautham ,  Lan Chu Tan

发明人： Viswanadam Gautham ,  Lan Chu Tan

IPC分类号： H01L21/4763

CPC分类号： H01L23/49861 ,  H01L21/486 ,  H01L23/49827 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method of making a reinforced semiconductor package includes forming a semiconductor interconnect tablet (24). Formation of the tablet includes providing a plurality of conductive metal tabs (10), positioning a first end (12) of the tabs (10) in a first section of a mold chase (14), positioning a second section of the mold chase (16) over a second end (18) of the tabs (10), such that the tabs (10) are anchored between the first and second sections (14, 16) of the mold chase, loading the first and second sections (14, 16) of the mold chase into a molding system (20) and performing a molding operation such that a plastic mold compound (22) is formed around the metal tabs (10) and an interconnect tablet (24) is formed. Then the first and second sections (14, 16) of the mold chase are removed from the molding system (20) and the interconnect tablet (24) is removed from the first and second sections (14, 16) of the mold chase.

摘要翻译： 制造增强半导体封装的方法包括形成半导体互连片（24）。 片剂的形成包括提供多个导电金属片（10），将突片（10）的第一端（12）定位在模具追逐（14）的第一部分中，定位模具追逐的第二部分（ （10）的第二端（18）上，使得突片（10）锚定在模具追逐的第一和第二部分（14,16）之间，将第一和第二部分（14， 16）模制成模制系统（20），并执行模制操作，使得在金属薄片（10）周围形成塑料模具化合物（22），形成互连薄片（24）。 然后将模具追逐的第一和第二部分（14,16）从模制系统（20）中移除，并且互连片（24）从模具追逐的第一和第二部分（14,16）移除。

公开(公告)号：US20160064356A1

公开(公告)日：2016-03-03

申请号：US14474294

申请日：2014-09-01

申请人： Chee Seng Foong ,  Navas Khan Oratti Kalandar ,  Lan Chu Tan

发明人： Chee Seng Foong ,  Navas Khan Oratti Kalandar ,  Lan Chu Tan

IPC分类号： H01L25/065 ,  H01L23/498 ,  H01L21/768 ,  H01L23/00 ,  H01L21/48

CPC分类号： H01L25/0657 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/6835 ,  H01L21/76877 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5384 ,  H01L23/5385 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2221/68345 ,  H01L2221/68381 ,  H01L2224/03602 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2224/8185 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/92 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/381 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L21/565 ,  H01L21/304 ,  H01L2224/83

摘要： A method of making an integrated circuit package, such as a ball grid array, includes providing a flexible tape that has first and second sets of bond pads on respective first and second surfaces thereof. A carrier is attached to the first surface of the flexible tape. Then conductive pillars are formed on the second set of bond pads and an intermediate layer of polymeric compound is deposited on the second surface of the flexible tape. After the compound has cured, a surface of the intermediate layer is ground to expose ends of the conductive pillars to form a sub-assembly comprising the flexible tape and the intermediate layer. Then the carrier is removed from the sub-assembly, thereby creating an interposer. The interposer is attached to a substrate and at least one die is attached to the interposer.

摘要翻译： 制造诸如球栅阵列的集成电路封装的方法包括提供在其相应的第一和第二表面上具有第一组和第二组接合焊盘的柔性带。 载体附接到柔性带的第一表面。 然后在第二组接合焊盘上形成导电柱，并且在柔性带的第二表面上沉积聚合物化合物的中间层。 在化合物固化之后，研磨中间层的表面以暴露导电柱的端部以形成包括柔性带和中间层的子组件。 然后从子组件移除载体，从而形成插入件。 插入器附接到衬底，并且至少一个管芯附接到插入器。

公开(公告)号：US08853058B2

公开(公告)日：2014-10-07

申请号：US13530117

申请日：2012-06-22

申请人： Kesvakumar V. C. Muniandy ,  Navas Khan Oratti Kalandar ,  Lan Chu Tan

发明人： Kesvakumar V. C. Muniandy ,  Navas Khan Oratti Kalandar ,  Lan Chu Tan

IPC分类号： H01L21/00

CPC分类号： H01L21/561 ,  H01L21/486 ,  H01L21/568 ,  H01L23/142 ,  H01L23/3128 ,  H01L23/3735 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L25/105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2224/83 ,  H01L2924/00

摘要： A method of assembling semiconductor devices includes providing a structure that includes an array of conductive frame members beside an array of apertures and an array of conductive vias that are exposed at a first face and extend towards a second face. An array of semiconductor dies is positioned in the array of apertures with their active faces positioned in the first face of the structure. The assembly is encapsulated from the second face of the structure and a redistribution layer is formed on the first face of the structure and the active faces of the die. Material is removed from the back face of the encapsulated array to expose the vias at the back face for connection through a further redistribution layer formed on the back face to electronic components stacked vertically on the further redistribution layer.

摘要翻译： 一种组装半导体器件的方法包括提供一种结构，其包括除了孔阵列之外的导电框架构件的阵列和在第一面处暴露并朝向第二面延伸的导电通孔阵列。 一组半导体管芯位于孔阵列中，其主动面位于结构的第一面。 组件从结构的第二面被封装，并且在结构的第一面和模具的有效面上形成再分布层。 从封装阵列的背面去除材料以暴露在背面的通孔，用于通过形成在背面上的另一重新分配层与垂直堆叠在再分布层上的电子部件连接。

公开(公告)号：US20140206124A1

公开(公告)日：2014-07-24

申请号：US14219011

申请日：2014-03-19

申请人： Jinzhong Yao ,  Wai Yew Lo ,  Lan Chu Tan ,  Xuesong Xu

发明人： Jinzhong Yao ,  Wai Yew Lo ,  Lan Chu Tan ,  Xuesong Xu

IPC分类号： H01L41/25

CPC分类号： H01L41/25 ,  G01L19/0069 ,  G01L19/147 ,  H01L24/97 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/97 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012

摘要： A method of packaging a pressure sensor die includes providing a lead frame having a die pad and lead fingers that surround the die pad. A tape is attached to a first side of the lead frame. A pressure sensor die is attached to the die pad on a second side of the lead frame and bond pads of the die are connected to the lead fingers. An encapsulant is dispensed onto the second side of the lead frame and covers the lead fingers and the electrical connections thereto. A gel is dispensed onto a top surface of the die and covers the die bond pads and the electrical connections thereto. A lid is attached to the lead frame and covers the die and the gel, and sides of the lid penetrate the encapsulant.

摘要翻译： 包装压力传感器管芯的方法包括提供引线框架，其具有围绕管芯焊盘的管芯焊盘和引线指。 带子附接到引线框架的第一侧。 压力传感器芯片在引线框架的第二侧附接到芯片焊盘，并且芯片的焊盘被连接到引线指。 将密封剂分配到引线框架的第二侧上并且覆盖引线指及其电连接。 将凝胶分配到模具的顶表面上并覆盖芯片接合焊盘及其电连接。 盖子连接到引线框架并覆盖模具和凝胶，并且盖的侧面穿透密封剂。