公开(公告)号：WO2018004799A1

公开(公告)日：2018-01-04

申请号：PCT/US2017/029166

申请日：2017-04-24

Applicant: INTEL CORPORATION

Inventor： PIETAMBARAM, Srinivas V. ,  MANEPALLI, Rahul N.

IPC: H01L23/482 ,  H01L23/538 ,  H01L23/043 ,  H01L25/065

CPC classification number: H01L23/5381 ,  H01L21/4857 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/5383 ,  H01L23/5385 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/13155 ,  H01L2224/13599 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/81192 ,  H01L2924/15192

Abstract: Embodiments are generally directed to cavity generation for an embedded interconnect bridge utilizing a temporary structure. An embodiment of a package includes a substrate; a silicon interconnect bridge including a plurality of interconnections, the interconnect bridge being embedded in the substrate; and a plurality of contacts on a surface of the substrate, the plurality of contacts being coupled with the plurality of interconnections of the interconnect bridge. The interconnect bridge is bonded in a cavity in the substrate, the cavity being formed by removal of at least one temporary structure from the substrate.

Abstract translation: 实施例通常针对利用临时结构的嵌入互连桥的腔生成。 封装的实施例包括衬底; 包括多个互连的硅互连桥，所述互连桥嵌入在所述衬底中; 以及在所述衬底的表面上的多个触点，所述多个触点与所述互连桥的所述多个互连耦合。 互连桥结合在衬底中的空腔中，空腔通过从衬底去除至少一个临时结构而形成。

公开(公告)号：WO2012137760A1

公开(公告)日：2012-10-11

申请号：PCT/JP2012/059040

申请日：2012-04-03

Applicant: ローム株式会社 ,  木村 明寛 ,  須永 武史 ,  安永 尚司 ,  古賀 明宏

Inventor： 木村　明寛 ,  須永　武史 ,  安永　尚司 ,  古賀　明宏

IPC: H01L23/29 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L23/49568 ,  H01L21/4825 ,  H01L21/4842 ,  H01L21/4882 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/4334 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49541 ,  H01L23/49551 ,  H01L23/49555 ,  H01L23/49575 ,  H01L23/49586 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L24/85 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/05599 ,  H01L2224/291 ,  H01L2224/32245 ,  H01L2224/451 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/49171 ,  H01L2224/49173 ,  H01L2224/49175 ,  H01L2224/49177 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/8385 ,  H01L2224/85 ,  H01L2224/85399 ,  H01L2224/92247 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

Abstract: 　複数のダイパッド部１１を含むリードフレームと、複数の半導体チップ４１とを用意し、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置し、複数のダイパッド部１１、および複数の半導体チップ４１を覆う封止樹脂７を形成し、封止樹脂７を形成した後に、接着層である樹脂シート８６２を挟んで複数のダイパッド部１１に対し放熱板６を押し付けることにより、複数のダイパッド部１１に放熱板６を接合する、各工程を備える。

Abstract translation: 这种制造半导体器件的方法具有以下步骤：准备包括多个管芯焊盘（11）的引线框架和多个半导体芯片（41），将每个半导体芯片（41）定位在多个芯片焊盘 的管芯焊盘（11），形成覆盖多个管芯焊盘（11）和多个半导体芯片（41）的封装树脂（7），在形成封装树脂（7）之后，将散热片 6）通过夹持作为粘合层的树脂片（862）并将散热片（6）压靠在多个裸片焊盘（11）上而连接到多个裸片焊盘（11）。

公开(公告)号：WO2012137335A1

公开(公告)日：2012-10-11

申请号：PCT/JP2011/058813

申请日：2011-04-07

Applicant: 日立化成工業株式会社 ,  中澤 孝 ,  小林 宏治

Inventor： 中澤　孝 ,  小林　宏治

IPC: H01R11/01 ,  C09J9/02 ,  H01B1/22 ,  H01L21/60 ,  H05K1/14 ,  H05K3/36

CPC classification number: H05K3/323 ,  C08K9/00 ,  C09J9/02 ,  C09J11/00 ,  C09J2203/326 ,  H01L2924/00013 ,  H05K2201/0224 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: 　接着剤組成物と、絶縁被覆導電粒子とを含有する回路接続材料であって、硬化後の４０℃での弾性率が０．５～１．０ＧＰａであり、絶縁被覆導電粒子が、基材粒子と該基材粒子表面の少なくとも一部を被覆する金属めっき層とを有する導電粒子と、該導電粒子表面の少なくとも一部を被覆する絶縁性微粒子とを備え、かつ、導電粒子の粒子直径の２０％圧縮変形時の圧縮弾性率が８００～３５００Ｎ／ｍｍ ２ である回路接続材料。

Abstract translation: 提供了含有粘合剂组合物和绝缘体涂覆的导电颗粒的电路连接材料，其在40℃下的固化后的弹性为0.5-1.0GPa。 绝缘体涂覆的导电粒子设置有具有覆盖至少部分基础颗粒表面的基础颗粒和金属镀层以及覆盖至少部分导电颗粒表面的细小绝缘颗粒的导电颗粒。 当导电颗粒经受压缩变形20％的粒径时，电路连接材料的压缩弹性模量为800-3500N / mm 2。

公开(公告)号：WO2012126377A1

公开(公告)日：2012-09-27

申请号：PCT/CN2012/072769

申请日：2012-03-22

Applicant: NANTONG FUJITSU MICROELECTRONICS CO., LTD. ,  TAO, Yujuan ,  SHI, Lei ,  WANG, Honghui

Inventor： TAO, Yujuan ,  SHI, Lei ,  WANG, Honghui

IPC: H01L21/50 ,  H01L25/00 ,  H01L23/538

CPC classification number: H01L23/5389 ,  H01L21/563 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/82 ,  H01L24/96 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/24101 ,  H01L2224/24105 ,  H01L2224/24151 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/245 ,  H01L2224/25171 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48145 ,  H01L2224/48149 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2924/01029 ,  H01L2924/12041 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00013 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: A system-level packaging method includes providing a packaging substrate (301) having a first functional surface and a second surface with wiring arrangement within the packaging substrate (301) and between the first functional surface and the second surface. The method also includes forming at least two package layers on the first functional surface of the packaging substrate (301), wherein each package layer is formed by subsequently forming a mounting layer, a sealant layer (303,306,311), and a wiring layer. Further, the method includes forming a top sealant layer and planting connection balls (312) on the second surface of the packaging substrate (301).

Abstract translation: 系统级封装方法包括提供具有第一功能表面的封装基板（301）和具有在封装基板（301）内的布线布置和第一功能表面与第二表面之间的第二表面。 该方法还包括在包装衬底（301）的第一功能表面上形成至少两个封装层，其中每个封装层通过随后形成安装层，密封剂层（303,306,311）和布线层形成。 此外，该方法包括在包装基板（301）的第二表面上形成顶部密封剂层和种植连接球（312）。

公开(公告)号：WO2012116157A2

公开(公告)日：2012-08-30

申请号：PCT/US2012/026284

申请日：2012-02-23

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS DEUTSCHLAND GMBH ,  TEXAS INSTRUMENTS JAPAN LIMITED ,  LANGE, Bernhard ,  PUCHERT, Thies

Inventor： LANGE, Bernhard ,  PUCHERT, Thies

IPC: H01L23/12 ,  H01L21/60 ,  H05K3/46

CPC classification number: H01L23/5389 ,  H01L23/3677 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/2105 ,  H01L2224/221 ,  H01L2224/2518 ,  H01L2224/9202 ,  H01L2924/00013 ,  H01L2924/01029 ,  H01L2924/10253 ,  H05K1/0206 ,  H05K1/185 ,  H05K2201/066 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: A semiconductor device is described comprising a semiconductor die 2 that is embedded in a package, wherein the die has a front side 28 comprising a plurality of pads to be bonded to terminals of the package, and wherein a backside 16 of the die is coupled to a backside surface 29 of the package by a thermal bridge.

Abstract translation: 描述半导体器件，其包括嵌入在封装中的半导体管芯2，其中管芯具有包括多个待焊接到封装的端子的焊盘的正面28，并且其中a 芯片的背面16通过热桥与封装的背面29相连。

公开(公告)号：WO2012114857A1

公开(公告)日：2012-08-30

申请号：PCT/JP2012/052655

申请日：2012-02-07

Applicant: 株式会社村田製作所 ,  三浦 忠将

Inventor： 三浦　忠将

IPC: H01L21/60 ,  H01C1/14 ,  H01C7/04

CPC classification number: H01L35/02 ,  H01C1/014 ,  H01C1/14 ,  H01C1/1406 ,  H01C1/1413 ,  H01C1/144 ,  H01C7/008 ,  H01L24/16 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: 　この発明により、はんだ付け実装が可能であると共に、はんだの濡れあがりの生じにくい電子部品の実装構造及び実装方法を提供することにある。　金属基材と、金属基材上に形成された半導体セラミック層と、半導体セラミック層上に形成された一対の分割電極と、分割電極及び金属基材に形成されためっき膜と、を備えた電子部品と、電子部品のそれぞれの分割電極が接続される複数のランドが形成された被実装体と、を備え、分割電極に接続されるランドの外周端部の位置が、分割電極の外周端部の位置よりも、内側に位置することを特徴とする。ランドの平面面積が、分割電極の平面面積よりも小さいことが好ましい。

Abstract translation: 本发明提供一种用于安装可焊接安装但不容易被焊料润湿的电子部件的结构和方法。 本发明的特征在于包括电子部件和安装体。 电子部件具有金属基板，在金属基板上形成的半导体陶瓷层，形成在半导体陶瓷层上的一对分割电极以及形成在分割电极和金属基板上的镀膜。 在安装体上形成有与电子部件的分离电极连接的多个焊盘。 连接到分离电极的焊盘的周边端部相对于分割电极的外周端部进一步位于内侧。 平坦面优选地具有比分割电极小的平面​​面积。

公开(公告)号：WO2012091733A1

公开(公告)日：2012-07-05

申请号：PCT/US2011/002002

申请日：2011-12-23

Applicant: TELECOMMUNICATION SYSTEMS, INC.

Inventor： TRAN, Thanh

IPC: H01L23/48

CPC classification number: H01L25/0655 ,  H01L21/4853 ,  H01L21/56 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/48095 ,  H01L2224/48105 ,  H01L2224/48229 ,  H01L2924/00013 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: Parylene-coated, ultra ruggedized ball grid array electronic components include a substrate with electronic components attached to one surface, and solder balls attached to a second substrate surface through openings formed in the parylene coating.

Abstract translation: 聚对二甲苯涂覆的，超坚固的球栅阵列电子部件包括具有附接到一个表面的电子部件的基板，以及通过在聚对二甲苯涂层中形成的开口附接到第二基板表面的焊球。

公开(公告)号：WO2012077447A1

公开(公告)日：2012-06-14

申请号：PCT/JP2011/075677

申请日：2011-11-08

Applicant: ソニーケミカル&インフォメーションデバイス株式会社 ,  齋藤 崇之

Inventor： 齋藤　崇之

IPC: H01L21/60 ,  H05K3/34

CPC classification number: H01L24/29 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/1134 ,  H01L2224/13005 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29082 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/83193 ,  H01L2224/83203 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/9211 ,  H01L2224/94 ,  H01L2924/00013 ,  H01L2924/01012 ,  H01L2924/1301 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/20751 ,  H01L2224/11 ,  H01L2224/27 ,  H01L2924/0665 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2924/3512 ,  H01L2924/00

Abstract: 　バンプが形成された半導体素子の前記バンプを有する面上に、硬化した第一の絶縁性樹脂層と、未硬化の第二の絶縁性樹脂層とをこの順に積層した積層物を作製する積層物作製工程と、電極を有する基板上に、前記基板の前記電極を有する面が前記第二の絶縁性樹脂層に対向するように前記積層物を配置する配置工程と、前記半導体素子を加熱及び押圧し、前記第二の絶縁性樹脂層を硬化させるとともに、前記バンプと前記基板の前記電極とを電気的に接続する接続工程と、を含む半導体素子の実装方法である。

Abstract translation: 一种半导体元件安装方法，其包括以下步骤：层压制造工艺，其制造层叠产品，层叠产品的顺序为硬化的第一绝缘树脂层，其上形成有凸起的半导体元件的表面， 未硬化的第二绝缘树脂层; 将上述层叠体配置在具有电极的基板上，使得具有电极的基板的表面与第二绝缘树脂层相对的布置处理; 以及连接处理，其加热并对半导体元件施加压力，并且在将凸块电连接到基板的电极的同时硬化第二绝缘树脂层。

公开(公告)号：WO2012030363A1

公开(公告)日：2012-03-08

申请号：PCT/US2010/060617

申请日：2010-12-15

Applicant: SHOCKING TECHNOLOGIES, INC. ,  KOSOWSKY, Lex ,  FLEMING, Robert ,  WU, Junjun ,  SARAF, Pragnya ,  RANGANATHAN, Thangamani

Inventor： KOSOWSKY, Lex ,  FLEMING, Robert ,  WU, Junjun ,  SARAF, Pragnya ,  RANGANATHAN, Thangamani

IPC: H01B1/22 ,  H01C7/105 ,  H01L21/60

CPC classification number: H01C7/108 ,  H01B1/20 ,  H01B1/22 ,  H01B1/24 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K1/0257 ,  H05K1/0259 ,  H05K1/0373 ,  H05K2201/0218 ,  H05K2201/0738 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: A composition of voltage switchable dielectric (VSD) material that comprises a concentration of core shelled particles that individually comprise a conductor core and a conductor shell, so as to form a conductor-on- conductor core shell particle constituent for the VSD material.

Abstract translation: 一种可变压电介质（VSD）材料的组合物，其包含单独包含导体芯和导体壳的芯壳粒子的浓度，以形成用于VSD材料的导体导体芯壳颗粒成分。

公开(公告)号：WO2012004710A2

公开(公告)日：2012-01-12

申请号：PCT/IB2011/052895

申请日：2011-06-30

Applicant: LAM RESEARCH CORPORATION ,  LAM RESEARCH AG ,  KOLICS, Artur ,  LEE, Willliam, T. ,  REDEKER, Fritz

Inventor： KOLICS, Artur ,  LEE, Willliam, T. ,  REDEKER, Fritz

IPC: H01L21/60

CPC classification number: H01L24/04 ,  H01L21/76849 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05599 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05666 ,  H01L2224/13 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

Abstract: A method of making an electronic device which in one embodiment comprises providing a substrate, electrolessly depositing a barrier metal at least on portions of the substrate, and using wet chemistry such as electroless deposition to deposit a substantially gold-free wetting layer having solder wettability onto the barrier metal. An electronic device which in one embodiment comprises a metallization stack. The metallization stack comprises a barrier metal deposited electrolessly and a substantially gold-free wetting layer deposited on the barrier metal, and the wetting layer is wettable by solder.

Abstract translation: 一种制造电子器件的方法，其在一个实施例中包括提供衬底，至少在衬底的一部分上无电沉积阻挡金属，并且使用湿化学如无电镀沉积将具有焊料润湿性的基本上无金的润湿层沉积到 屏障金属。 在一个实施例中的电子设备包括金属化堆叠。 金属化堆叠包括无电沉积的阻挡金属和沉积在阻挡金属上的基本无金的润湿层，并且润湿层可被焊料润湿。