公开(公告)号：WO2015162872A1

公开(公告)日：2015-10-29

申请号：PCT/JP2015/002071

申请日：2015-04-15

Applicant: SONY CORPORATION

Inventor： WAKIYAMA, Satoru ,  JYO, Naoki ,  SHIMIZU, Kan ,  HAYASHI, Toshihiko ,  NAKAMURA, Takuya

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L27/14634 ,  H01L23/3192 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/1469 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03616 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05017 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/0508 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05172 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05541 ,  H01L2224/05547 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/0603 ,  H01L2224/13006 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/1403 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/16501 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/81065 ,  H01L2224/81097 ,  H01L2224/81191 ,  H01L2224/81948 ,  H01L2924/04953 ,  H01L2924/12043 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20642 ,  H01L2924/20643

Abstract: There is provided semiconductor devices and methods of forming the same, the semiconductor devices including: a first semiconductor element having a first electrode; a second semiconductor element having a second electrode; a Sn-based micro-solder bump formed on the second electrode; and a concave bump pad including the first electrode opposite to the micro-solder bump, where the first electrode is connected to the second electrode via the micro-solder bump and the concave bump pad.

Abstract translation: 提供了半导体器件及其形成方法，所述半导体器件包括：具有第一电极的第一半导体元件; 具有第二电极的第二半导体元件; 形成在所述第二电极上的基于Sn的微焊料凸块; 以及包括与微焊料凸块相对的第一电极的凹凸块，其中第一电极经由微焊料凸块和凹凸块焊接到第二电极。

公开(公告)号：WO2015049852A1

公开(公告)日：2015-04-09

申请号：PCT/JP2014/004927

申请日：2014-09-26

Applicant: パナソニックIPマネジメント株式会社

Inventor： 手島　久雄

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/331 ,  H01L21/60 ,  H01L29/732 ,  H01L29/739 ,  H01L29/74 ,  H01L29/78

CPC classification number: H01L23/3192 ,  H01L21/78 ,  H01L23/3185 ,  H01L23/528 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/94 ,  H01L29/41716 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/732 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7398 ,  H01L29/74 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/8611 ,  H01L2224/02371 ,  H01L2224/02381 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/05001 ,  H01L2224/05111 ,  H01L2224/05113 ,  H01L2224/05116 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05171 ,  H01L2224/05172 ,  H01L2224/0518 ,  H01L2224/05184 ,  H01L2224/05551 ,  H01L2224/05552 ,  H01L2224/05555 ,  H01L2224/05567 ,  H01L2224/05613 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05669 ,  H01L2224/05671 ,  H01L2224/0568 ,  H01L2224/05684 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/10145 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/13324 ,  H01L2224/13339 ,  H01L2224/13344 ,  H01L2224/13347 ,  H01L2224/13355 ,  H01L2224/16105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/29113 ,  H01L2224/29116 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/32105 ,  H01L2224/32227 ,  H01L2224/81143 ,  H01L2224/81192 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2224/81907 ,  H01L2224/83143 ,  H01L2224/83192 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2224/83907 ,  H01L2224/94 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/35121 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01014 ,  H01L2924/01032 ,  H01L2924/01051 ,  H01L2924/014 ,  H01L2224/03 ,  H01L2924/01047 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 　半導体素子が形成された半導体層と、半導体層の上面上に形成され、半導体素子と電気的に接続された第１の導体膜と、半導体層の側面上に形成され、半導体素子と電気的に接続された第２の導体膜と、第１の導体膜上に形成され、第１の導体膜を露出する開口部を有する第１の保護膜とを備え、半導体層の上面から第２の導体膜の上面までの高さは、半導体層の上面から第１の導体膜の上面までの高さと同じ、又は、低い半導体装置。

Abstract translation: 一种半导体器件，具备：形成有半导体元件的半导体层; 形成在半导体层的顶表面上并与半导体元件电连接的第一导体膜; 形成在半导体层的侧表面上并与半导体元件电连接的第二导体膜; 以及形成在第一导体膜上的第一外涂层，包括露出第一导体膜的开口部分。 从半导体层的顶部到第二导体膜的顶部的高度与从半导体层的顶部到第一导体膜的顶部的高度相同或更低。

公开(公告)号：WO2012004710A3

公开(公告)日：2012-05-18

申请号：PCT/IB2011052895

申请日：2011-06-30

Applicant: LAM RES CORP ,  LAM RES AG ,  KOLICS ARTUR ,  LEE WILLLIAM T ,  REDEKER FRITZ

Inventor： KOLICS ARTUR ,  LEE WILLLIAM T ,  REDEKER FRITZ

IPC: H01L21/60

CPC classification number: H01L24/04 ,  H01L21/76849 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05599 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05666 ,  H01L2224/13 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

Abstract: A method of making an electronic device which in one embodiment comprises providing a substrate, electrolessly depositing a barrier metal at least on portions of the substrate, and using wet chemistry such as electroless deposition to deposit a substantially gold-free wetting layer having solder wettability onto the barrier metal. An electronic device which in one embodiment comprises a metallization stack. The metallization stack comprises a barrier metal deposited electrolessly and a substantially gold-free wetting layer deposited on the barrier metal, and the wetting layer is wettable by solder.

Abstract translation: 一种制造电子器件的方法，在一个实施例中，该方法包括提供衬底，在衬底的至少一部分上无电沉积阻挡金属，并且使用湿化学如无电沉积将基本不含金的浸润层浸润到 屏障金属。 在一个实施例中包括金属化叠层的电子器件。 金属化叠层包括无电沉积的阻挡金属和沉积在阻挡金属上的基本上无金的润湿层，并且润湿层可通过焊料润湿。

公开(公告)号：WO2011043869A3

公开(公告)日：2011-06-03

申请号：PCT/US2010046268

申请日：2010-08-23

Applicant: IBM ,  FAROOQ MUKTA G ,  KINSER EMILY R ,  MELVILLE IAN D ,  SEMKOW KRYSTYNA W

Inventor： FAROOQ MUKTA G ,  KINSER EMILY R ,  MELVILLE IAN D ,  SEMKOW KRYSTYNA W

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/52

CPC classification number: H01L21/02697 ,  H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/05006 ,  H01L2224/05007 ,  H01L2224/05016 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05187 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/131 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/15787 ,  H01L2924/04953 ,  H01L2924/01014 ,  H01L2224/05552 ,  H01L2924/00

Abstract: Disclosed is a semiconductor device wherein an insulation layer has a copper plug in contact with the last wiring layer of the device. There may also be a barrier layer separating the copper plug from the insulation layer. In a further embodiment, there may also be an aluminum layer between the insulation layer and copper plug. Also disclosed is a process for making the semiconductor device.

Abstract translation: 公开了一种半导体器件，其中绝缘层具有与器件的最后布线层接触的铜插塞。 还可以存在将铜塞与绝缘层分离的阻挡层。 在另一实施例中，在绝缘层和铜插塞之间也可以有铝层。 还公开了制造半导体器件的方法。

公开(公告)号：WO2008061128A2

公开(公告)日：2008-05-22

申请号：PCT/US2007084650

申请日：2007-11-14

Applicant: TEXAS INSTRUMENTS INC ,  TESSMER GLENN J ,  HORTALEZA EDGARDO R ,  BRIGGS THAD E

Inventor： TESSMER GLENN J ,  HORTALEZA EDGARDO R ,  BRIGGS THAD E

IPC: H01L21/56 ,  H01L23/50

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02126 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05624 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/00

Abstract: A semiconductor device having copper interconnecting metallization (111) protected by a first (102) and a second (120) overcoat layer (homogeneous silicon dioxide), portions of the metallization exposed in a window (103) opened through the thicknesses of the first and second overcoat layers. A patterned conductive barrier layer (130) is positioned on the exposed portion of the copper metallization and on portions of the second overcoat layer surrounding the window. A bondable metal layer (150) is positioned on the barrier layer; the thickness of this bondable layer is suitable for wire bonding. A third overcoat layer (160) consist of a homogeneous silicon nitride compound is positioned on the second overcoat layer so that the ledge (162, more than 500 nm high) of the third overcoat layer overlays the edge (150b) of the bondable metal layer. The resulting contoured chip surface improves the adhesion to plastic device encapsulation.

Abstract translation: 具有由第一（102）和第二（120）外涂层（均匀二氧化硅）保护的铜互连金属化（111）的半导体器件，暴露在窗口（103）中的金属化部分暴露在第一和/ 第二层涂层。 图案化的导电阻挡层（130）被定位在铜金属化的暴露部分上以及围绕窗口的第二覆盖层的部分上。 可粘合金属层（150）位于阻挡层上; 该可结合层的厚度适合于引线接合。 由均匀的氮化硅化合物构成的第三外涂层（160）位于第二外涂层上，使得第三外涂层的凸缘（162，大于500nm高）覆盖在可结合金属层的边缘（150b）上 。 所形成的轮廓芯片表面改善了对塑料器件封装的粘附性。

公开(公告)号：WO2014088966A2

公开(公告)日：2014-06-12

申请号：PCT/US2013/072675

申请日：2013-12-02

Applicant: INVENSAS CORPORATION

Inventor： UZOH, Cyprian, Emeka

IPC: H01L23/485

CPC classification number: H05K13/046 ,  H01L21/4853 ,  H01L21/50 ,  H01L21/76898 ,  H01L23/10 ,  H01L23/481 ,  H01L23/49811 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/98 ,  H01L2224/02372 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05138 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/13009 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13076 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13105 ,  H01L2224/13109 ,  H01L2224/13138 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/1319 ,  H01L2224/14131 ,  H01L2224/16146 ,  H01L2224/16235 ,  H01L2224/16501 ,  H01L2224/16505 ,  H01L2224/2745 ,  H01L2224/27452 ,  H01L2224/27462 ,  H01L2224/27464 ,  H01L2224/29011 ,  H01L2224/29023 ,  H01L2224/2908 ,  H01L2224/29082 ,  H01L2224/29105 ,  H01L2224/29109 ,  H01L2224/29138 ,  H01L2224/29147 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/32501 ,  H01L2224/32505 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/81075 ,  H01L2224/8112 ,  H01L2224/81141 ,  H01L2224/81193 ,  H01L2224/81825 ,  H01L2224/83075 ,  H01L2224/8312 ,  H01L2224/83193 ,  H01L2224/83825 ,  H01L2924/00014 ,  H01L2924/381 ,  H01L2924/04953 ,  H01L2924/01071 ,  H01L2924/01042 ,  H01L2924/01015 ,  H01L2924/04941 ,  H01L2924/01074 ,  H01L2924/01047 ,  H01L2924/01031 ,  H01L2924/01034 ,  H01L2924/00012 ,  H01L2924/07025 ,  H01L2224/05552

Abstract: A microelectronic assembly includes a first substrate having a surface and a first conductive element and a second substrate having a surface and a second conductive element. The assembly further includes an electrically conductive alloy mass joined to the first and second conductive elements. First and second materials of the alloy mass each have a melting point lower than a melting point of the alloy. A concentration of the first material varies in concentration from a relatively higher amount at a location disposed toward the first conductive element to a relatively lower amount toward the second conductive element, and a concentration of the second material varies in concentration from a relatively higher amount at a location disposed toward the second conductive element to a relatively lower amount toward the first conductive element.

Abstract translation: 微电子组件包括具有表面和第一导电元件的第一基板和具有表面和第二导电元件的第二基板。 组件还包括连接到第一和第二导电元件的导电合金块。 合金质量的第一和第二材料的熔点低于合金的熔点。 第一材料的浓度在朝向第一导电元件设置的位置处的相对较高的量的浓度变化到朝向第二导电元件的相对较低的量，并且第二材料的浓度在浓度上从相对较高的量在 朝向第二导电元件朝向第一导电元件朝向相对较小的量设置的位置。

公开(公告)号：WO2012171727A1

公开(公告)日：2012-12-20

申请号：PCT/EP2012/058572

申请日：2012-05-09

Applicant: ATOTECH DEUTSCHLAND GMBH ,  UHLIG, Albrecht ,  GAIDA, Josef ,  SUCHENTRUNK, Christof

Inventor： UHLIG, Albrecht ,  GAIDA, Josef ,  SUCHENTRUNK, Christof

IPC: H01L23/485

CPC classification number: H01L23/4827 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01061 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/00014 ,  H01L2924/01015

Abstract: The present invention concerns thin diffusion barriers in metal and metal alloy layer sequences of contact area/barrier layer/first bonding layer type for metal wire bonding applications. The diffusion barrier is selected from Co-M-P. Co-M-B and Co-M-B-P alloys wherein M is selected from Mn, Zr, Re, Mo, Ta and W having a thickness in the range 0.03 to 0.3 µm. The first bonding layer is selected from palladium and palladium alloys.

Abstract translation: 本发明涉及用于金属线接合应用的接触面积/阻挡层/第一接合层类型的金属和金属合金层序列中的薄扩散阻挡层。 扩散阻挡层选自Co-M-P。 Co-M-B和Co-M-B-P合金，其中M选自厚度在0.03至0.3μm范围内的Mn，Zr，Re，Mo，Ta和W。 第一粘合层选自钯和钯合金。

公开(公告)号：WO2012170129A2

公开(公告)日：2012-12-13

申请号：PCT/US2012/036401

申请日：2012-05-03

Applicant: MICRON TECHNOLOGY, INC. ,  WOOD, Alan, G. ,  IRELAND, Philip, J.

Inventor： WOOD, Alan, G. ,  IRELAND, Philip, J.

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03444 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0348 ,  H01L2224/03845 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05083 ,  H01L2224/05094 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05176 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/01074 ,  H01L2924/04941

Abstract: Some embodiments include methods of forming interconnects through semiconductor substrates. An opening may be formed to extend partway through a semiconductor substrate, and part of an interconnect may be formed within the opening. Another opening may be formed to extend from a second side of the substrate to the first part of the interconnect, and another part of the interconnect may be formed within such opening. Some embodiments include semiconductor constructions having a first part of a through-substrate interconnect extending partially through a semiconductor substrate from a first side of the substrate; and having a second part of the through-substrate interconnect extending from a second side of the substrate and having multiple separate electrically conductive fingers that all extend to the first part of the interconnect.

Abstract translation: 一些实施例包括通过半导体衬底形成互连的方法。 可以形成开口以在半导体衬底的中途延伸，并且可以在开口内形成一部分互连。 另一个开口可以形成为从基板的第二侧延伸到互连的第一部分，并且互连的另一部分可以形成在该开口内。 一些实施例包括半导体结构，其具有从衬底的第一侧部分延伸穿过半导体衬底的穿透衬底互连件的第一部分; 并且具有从所述衬底的第二侧延伸的所述贯通衬底互连件的第二部分，并且具有全部延伸到所述互连件的第一部分的多个分离的导电指状物。

公开(公告)号：WO2007138922A1

公开(公告)日：2007-12-06

申请号：PCT/JP2007/060423

申请日：2007-05-22

Applicant: 日本電気株式会社 ,  NECエレクトロニクス株式会社 ,  曽川 禎道 ,  山崎 隆雄 ,  高橋 信明

Inventor： 曽川 禎道 ,  山崎 隆雄 ,  高橋 信明

IPC: H01L21/60 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L23/49866 ,  H01L21/563 ,  H01L23/24 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/75 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0362 ,  H01L2224/03828 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05084 ,  H01L2224/05118 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/0516 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05171 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/115 ,  H01L2224/11502 ,  H01L2224/1152 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/75702 ,  H01L2224/8121 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/3512 ,  H01L2924/3651 ,  H05K3/244 ,  H05K3/3436 ,  H05K3/3463 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/00012

Abstract: 　従来のＣｕやＮｉ、ＮｉＰなどのＵＢＭでは電子部品を長期間、高温状態で保持することにより、ＵＢＭのバリア性が破壊されたり、接合界面に脆弱な合金層が形成されるために接合強度が低下するという問題があった。本発明ではこのような高温保管後にハンダ接合部の長期接続信頼性が低下する問題を改善する。 　基板上又は半導体素子上に設けられた電極パッドと、電極パッドを覆うように設けられたバリアメタル層とを有し、バリアメタル層は、電極パッドに接する側と反対側に１５～６０ａｔ％のＣｕ及び４０～８５ａｔ％のＮｉを含むＣｕＮｉ系合層を有することを特徴とする電子部品。

Abstract translation: 在诸如Cu，Ni和NiP的常规UBM中存在由于长期在高温状态下保持电子元件而使UBM的阻挡特性被破坏的问题，并且由于 以在接合界面上形成脆性合金层。 提高了高温保存后焊接部的长期连接可靠性恶化的问题。 电子部件设置有布置在基板或半导体元件上的电极焊盘和布置成覆盖电极焊盘的阻挡金属层。 阻挡金属层具有在与电极焊盘接触的一侧相反一侧的CuNi合金层，其包含15-60at％的Cu和40-85at％的Ni。

公开(公告)号：WO2005094515A3

公开(公告)日：2005-11-24

申请号：PCT/US2005009823

申请日：2005-03-23

Applicant: TEXAS INSTRUMENTS INC ,  LI LEI ,  HORTALEZA EDGARDO R

Inventor： LI LEI ,  HORTALEZA EDGARDO R

IPC: H01L21/44 ,  H01L21/4763 ,  H01L21/66 ,  H01L23/485 ,  H01L29/40

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02126 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05624 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/85201 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01061 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/00

Abstract: A metal structure for a contact pad of an integrated circuit (IC), which has copper interconnecting metallization (311). A portion (301) of this metallization is exposed to provide a contact pad to the IC. A conductive barrier layer (330) is positioned on the exposed portion of the copper metallization. A plug (350) of bondable metal, preferably aluminum between about 0.4 and 1.4 µm thick, is positioned on the barrier layer. A protective overcoat layer (320) surrounds the plug and has a thickness (320b) so that the exposed surface (322) of the plug lies at or below the exposed surface (320a) of the overcoat layer. Optionally, a portion (321) of the overcoat layer between about 0.1 and 0.3µm wide may overlap the perimeter of the plug.

Abstract translation: 一种用于集成电路（IC）的接触焊盘的金属结构，其具有铜互连金属化（311）。 暴露该金属化部分（301）以向IC提供接触焊盘。 导电阻挡层（330）位于铜金属化的暴露部分上。 位于阻挡层上的可接合金属的塞（350），优选约0.4至1.4μm厚的铝。 保护性外涂层（320）围绕塞子并具有厚度（320b），使得塞子的暴露表面（322）位于外涂层的暴露表面（320a）处或下方。 任选地，外涂层的大约0.1-0.3μm宽的部分（321）可以与插塞的周边重叠。