-
公开(公告)号:JP2018161822A
公开(公告)日:2018-10-18
申请号:JP2017060663
申请日:2017-03-27
申请人: 信越化学工業株式会社
IPC分类号: H05K3/18 , C08G8/20 , H01L21/768 , B32B15/08
CPC分类号: H01L23/49838 , C08G8/04 , C08L63/00 , C09D161/12 , C23C14/205 , C23C14/34 , C25D3/38 , H01L21/4846 , H01L21/683 , H01L21/6835 , H01L23/49866 , H01L24/16 , H01L24/19 , H01L24/32 , H01L24/50 , H01L24/73 , H01L2221/68318 , H01L2221/68345 , H01L2224/02311 , H01L2224/0239 , H01L2224/16225 , H01L2224/2402 , H01L2224/32225 , H01L2224/73204 , H01L2224/82005 , H01L2924/00
摘要: 【課題】製造が容易であり、熱プロセス耐性に優れ、支持体の剥離も容易で、半導体パッケージの生産性を高めることができる、半導体装置製造に適した積層体、及びその製造方法を提供する。 【解決手段】支持体と、該支持体上に形成された、光の照射により分解可能な遮光性樹脂を含む樹脂層と、該樹脂層上に形成された金属層と、該金属層上に形成された絶縁層及び再配線層とを備える積層体であって、前記樹脂層の波長355nmの光の透過率が20%以下である、積層体。 【選択図】なし
-
公开(公告)号:JPWO2017086095A1
公开(公告)日:2018-07-05
申请号:JP2016081427
申请日:2016-10-24
申请人: 株式会社村田製作所
CPC分类号: H01L23/3675 , H01L23/12 , H01L23/36 , H01L23/3677 , H01L23/4334 , H01L23/5383 , H01L23/5389 , H01L24/24 , H01L24/25 , H01L24/32 , H01L24/33 , H01L24/73 , H01L25/105 , H01L2224/04105 , H01L2224/12105 , H01L2224/16225 , H01L2224/16227 , H01L2224/19 , H01L2224/2402 , H01L2224/24141 , H01L2224/24265 , H01L2224/25171 , H01L2224/32057 , H01L2224/32227 , H01L2224/32245 , H01L2224/33051 , H01L2224/33519 , H01L2224/73267 , H01L2225/1035 , H01L2924/15311 , H01L2924/19105 , H05K1/0204 , H05K1/021 , H05K1/141 , H05K1/186 , H05K3/4069 , H05K3/4632 , H05K3/4697 , H05K2201/10416
摘要: 基材から放熱部材が容易に脱落することを抑制できる多層基板及び電子機器を提供することである。 本発明に係る多層基板は、積層方向の一方側に設けられている実装面を有する基材と、基材に内蔵されている電子部品と、電子部品の積層方向の一方側の面から実装面までの間の絶縁体層を貫通し、かつ、電子部品の外部電極には電気的に接続されていない放熱部材であって、絶縁体層の材料の第1の熱伝導率よりも高い第2の熱伝導率を有する材料により構成されている放熱部材と、を備えており、放熱部材において積層方向に直交する第1の断面、及び、第1の断面よりも積層方向の他方側に位置し、かつ、放熱部材において積層方向に直交する第2の断面を定義し、積層方向から見たときに、第2の断面が第1の断面からはみ出すような第1の断面と第2の断面との組み合わせが存在していること、を特徴とする。
-
公开(公告)号:JP5864604B2
公开(公告)日:2016-02-17
申请号:JP2013546152
申请日:2011-11-21
申请人: インテル コーポレイション
发明人: ゴンザレス,ジャヴィエ ソト , ジョマー,ホウサム
IPC分类号: H01L25/07 , H01L25/18 , H01L23/12 , H01L25/065
CPC分类号: H01L25/50 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/82 , H01L24/95 , H01L21/568 , H01L2224/12105 , H01L2224/19 , H01L2224/221 , H01L2224/2402 , H01L2224/24105 , H01L2224/24137 , H01L2224/24147 , H01L2224/245 , H01L2224/251 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/82005 , H01L2224/82039 , H01L2224/82101 , H01L2224/92244 , H01L2224/95 , H01L2224/95001 , H01L23/49816 , H01L24/20 , H01L24/25 , H01L2924/00013 , H01L2924/01006 , H01L2924/01029 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/1815 , H01L2924/18162
-
公开(公告)号:JP2015070269A
公开(公告)日:2015-04-13
申请号:JP2014192072
申请日:2014-09-22
申请人: ゼネラル・エレクトリック・カンパニイ
发明人: シャクティ・シン・チャウハン , ポール・アラン・マックコネリー , アルン・ヴィルパクシャ・ゴウダ
CPC分类号: H01L23/5389 , H01L23/34 , H01L23/367 , H01L23/3677 , H01L23/3736 , H01L23/5226 , H01L23/528 , H01L23/53228 , H01L23/53295 , H01L23/5386 , H01L24/24 , H01L24/25 , H01L24/26 , H01L24/32 , H01L24/82 , H05K1/185 , H01L2224/04105 , H01L2224/12105 , H01L2224/2402 , H01L2224/24137 , H01L2224/24195 , H01L2224/24225 , H01L2224/2518 , H01L2224/2732 , H01L2224/27416 , H01L2224/291 , H01L2224/2919 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/8201 , H01L2224/82031 , H01L2224/82039 , H01L2224/82047 , H01L2224/82101 , H01L2224/83005 , H01L2224/83132 , H01L2224/83192 , H01L2224/83855 , H01L2224/92144 , H01L23/42 , H01L23/433 , H01L23/5384 , H01L2924/1203 , H01L2924/12042 , H01L2924/13091 , H01L2924/1433 , H01L2924/15747 , H01L2924/15787 , H01L2924/181 , H05K1/0266 , H05K2201/0187 , H05K2203/0278 , H05K2203/063 , H05K2203/166 , H05K3/305 , H05K3/4602 , H05K3/4605 , H05K3/4688
摘要: 【課題】パッケージの全ての電気的および熱的相互接続を形成するPOL相互接続を有するPOLパッケージ構造を提供する。 【解決手段】パッケージ構造は、誘電体層と、誘電体層に付着される半導体デバイスと、半導体デバイスを埋め込むように、誘電体層および半導体デバイスの周りに付着される誘電体シートと、半導体デバイスに至るように形成される複数のビアであって、誘電体層又は誘電体シートに形成される複数のビアと、を含む。パッケージ構造は、半導体デバイスに対する電気的相互接続を形成するために、複数のビアに、およびパッケージ構造の外側に面する表面上に形成される金属相互接続を含む。誘電体層は、積層プロセスの間に流れない材料から構成され、誘電体シートの各々は、積層工程で硬化する際に溶解し流れる硬化材料から構成され、半導体デバイスの周囲の任意の空気ギャップを埋める。 【選択図】図1
摘要翻译: 要解决的问题:提供具有POL互连的POL封装结构,其在封装中形成所有电和热互连。解决方案:封装结构包括电介质层,附着到电介质层的半导体器件,连接到电介质的电介质片 并且围绕半导体器件将半导体器件嵌入其中,以及形成在电介质层或电介质片中以便到达半导体器件的多个通孔。 封装结构还包括形成在多个通孔中以及封装结构的一个或多个向外表面上的金属互连,以形成与半导体器件的电互连。 电介质层由在层压过程中不流动的材料构成,并且一个或多个电介质片中的每一个由可固化材料构成,该可固化材料构造成在层压过程中固化时熔化和流动,以便填充任何气隙 围绕半导体器件。
-
公开(公告)号:JP2014500632A
公开(公告)日:2014-01-09
申请号:JP2013546152
申请日:2011-11-21
申请人: インテル コーポレイション
发明人: ソト ゴンザレス,ジャヴィエ , ジョマー,ホウサム
IPC分类号: H01L25/18 , H01L23/12 , H01L25/065 , H01L25/07
CPC分类号: H01L25/50 , H01L21/568 , H01L23/49816 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/24 , H01L24/25 , H01L24/82 , H01L24/95 , H01L2224/12105 , H01L2224/19 , H01L2224/221 , H01L2224/2402 , H01L2224/24105 , H01L2224/24137 , H01L2224/24147 , H01L2224/245 , H01L2224/251 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/82005 , H01L2224/82039 , H01L2224/82101 , H01L2224/92244 , H01L2224/95 , H01L2224/95001 , H01L2924/00013 , H01L2924/01006 , H01L2924/01029 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/1815 , H01L2924/18162 , H01L2224/82 , H01L2224/13099 , H01L2224/05099 , H01L2224/13599 , H01L2224/05599 , H01L2224/29099 , H01L2224/29599 , H01L2924/00
摘要: 装置は、複数のコンタクトパッドを有するランド面と該ランド面の反対側のダイ面とを有する基板を含む。 当該装置は第1のダイと第2のダイとを含み、これら第1のダイ及び第2のダイは、第2のダイが第1のダイと前記基板のランド面との間に位置するように、前記基板に埋め込まれる。
-
公开(公告)号:JP2013243175A
公开(公告)日:2013-12-05
申请号:JP2012113837
申请日:2012-05-17
发明人: KUNIMOTO YUJI
CPC分类号: H01L23/49827 , H01L23/5383 , H01L23/5389 , H01L24/24 , H01L24/32 , H01L24/73 , H01L24/82 , H01L24/92 , H01L24/97 , H01L25/0657 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/2402 , H01L2224/24105 , H01L2224/24265 , H01L2224/2919 , H01L2224/32225 , H01L2224/73267 , H01L2224/82105 , H01L2224/92244 , H01L2224/97 , H01L2924/12042 , H01L2924/15311 , H01L2924/15331 , H01L2924/351 , H05K1/0268 , H05K1/183 , H05K1/185 , H05K3/007 , H05K2201/10015 , H01L2224/82 , H01L2224/83 , H01L2924/00014 , H01L2924/00
摘要: PROBLEM TO BE SOLVED: To provide a semiconductor device having a POP (Package On Package) structure which enables downsizing, and a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device 10 comprises a semiconductor chip 60 and passive elements 40 which are embedded such that a part of the passive element is embedded and a part of the passive element projects from a first insulation layer 21. The passive element 40 includes an electrode 41 which is electrically connected with a wiring pattern 26 via via wiring 25y formed on an insulation layer 25. The semiconductor device 10 comprises first electrode pads 22 each electrically connected with another semiconductor device 70 via a bonding part 80. A projection amount of the passive element 40 from the first insulation layer 21 is less than a clearance between the first insulation layer 21 and an opposed surface of the other semiconductor device 70.
摘要翻译: 要解决的问题:提供一种具有能够实现小型化的POP(封装封装)结构的半导体器件和半导体器件的制造方法。半导体器件10包括半导体芯片60和嵌入的无源元件40 使得无源元件的一部分被嵌入,并且无源元件的一部分从第一绝缘层21突出。无源元件40包括电极41,其经由布线25y与布线图案26电连接,该布线图案形成在绝缘层 半导体器件10包括通过接合部分80与另一个半导体器件70电连接的第一电极焊盘22.来自第一绝缘层21的无源元件40的突出量小于第一绝缘层 21和另一个半导体器件70的相对表面。
-
公开(公告)号:JP4194293B2
公开(公告)日:2008-12-10
申请号:JP2002114741
申请日:2002-04-17
发明人: ハイルブロンナー ハインリヒ
CPC分类号: H01L24/82 , H01L23/051 , H01L24/24 , H01L24/28 , H01L24/29 , H01L24/72 , H01L25/072 , H01L2224/2402 , H01L2224/24226 , H01L2924/01004 , H01L2924/01005 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01068 , H01L2924/01082 , H01L2924/014 , H01L2924/078 , H01L2924/1301 , H01L2924/14 , H01L2924/15787 , H01L2924/19043 , H05K1/0306 , H05K1/141 , H05K1/142 , H05K1/147 , H05K3/0061 , H05K3/365 , H05K2201/10977 , H01L2924/00
-
公开(公告)号:JP2007053379A
公开(公告)日:2007-03-01
申请号:JP2006221746
申请日:2006-08-16
发明人: FILLION RAYMOND A , BEAUPRE RICHARD A , ELASSER AHMED , WOJNAROWSKI ROBERT J , KORMAN CHARLES STEVEN
CPC分类号: H01L23/4822 , H01L23/4821 , H01L23/5385 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L25/072 , H01L2224/2402 , H01L2224/24137 , H01L2224/24226 , H01L2224/32225 , H01L2224/73267 , H01L2224/82039 , H01L2224/82047 , H01L2224/92135 , H01L2224/92144 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/01074 , H01L2924/01076 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/09701 , H01L2924/10329 , H01L2924/12042 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/15787 , H01L2924/19042 , H01L2924/30105 , H01L2924/30107 , H01L2924/351 , H01L2924/00
摘要: PROBLEM TO BE SOLVED: To provide a semiconductor chip packaging structure including a dielectric film 10 having one or more through holes 11 aligned with one or more of contact pads 22 and 23 of at least one power semiconductor chip 21. SOLUTION: A conductive layer 40 patterned next to the dielectric film 10 includes a plurality of conductive struts 41 which extend through the one or more through holes 11 aligned with the contact pads 22 and 23 and electrically connect the conductive layer 40 to the contact pads 22 and 23. In some embodiments, one or more gaps 91 can be formed between the dielectric film 10 and an active surface 24 of at least one power semiconductor chip 21. A method of fabricating the semiconductor chip packaging structure is also disclosed. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译: 解决的问题:提供一种半导体芯片封装结构,其包括具有与至少一个功率半导体芯片21的一个或多个接触焊盘22和23对准的一个或多个通孔11的电介质膜10。 解决方案:邻近电介质膜10构图的导电层40包括多个导电支柱41,导电支柱41延伸通过与接触焊盘22和23对准的一个或多个通孔11,并将导电层40电连接到接触焊盘22 在一些实施例中,可以在介电膜10和至少一个功率半导体芯片21的有源表面24之间形成一个或多个间隙91.还公开了制造半导体芯片封装结构的方法。 版权所有(C)2007,JPO&INPIT
-
公开(公告)号:JP2005515616A
公开(公告)日:2005-05-26
申请号:JP2003533338
申请日:2002-09-25
发明人: ツァプフ イェルク , ヴァイトナー カール , ヘーゼ ケルスティン , ゼリガー ノルベルト , シュヴァルツバウアー ヘルベルト , レープハン マティアス , アミゲス ローレンス
IPC分类号: H01L23/051 , H01L23/373 , H01L23/482 , H01L25/07 , H01L25/18 , H05K1/03 , H05K3/10 , H05K3/32 , H05K3/46
CPC分类号: H05K3/4605 , H01L23/051 , H01L23/3735 , H01L23/482 , H01L24/24 , H01L24/82 , H01L25/072 , H01L2224/2402 , H01L2224/24051 , H01L2224/24225 , H01L2224/24226 , H01L2224/45124 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/0102 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01058 , H01L2924/01061 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/19043 , H01L2924/30107 , H01L2924/3025 , H05K1/0306 , H05K3/108 , H05K3/32 , H05K3/4632 , H05K2201/0129 , H05K2201/0154 , H05K2203/068 , H05K2203/085 , H05K2203/1469 , H01L2924/00 , H01L2224/48
摘要: A film, based on polyimide or epoxy, is laminated onto a surface of a substrate under a vacuum, so that the film closely covers the surface and adheres thereto. Contact surfaces to be formed on the surface are uncovered by opening windows in the film. A contact is established in a plane manner between each uncovered contact surface and a layer of metal. This establishes a large-surface contact providing high current density for power semiconductor chips.
-
公开(公告)号:JPS592378B2
公开(公告)日:1984-01-18
申请号:JP959777
申请日:1977-01-31
IPC分类号: G04G99/00 , G04G17/02 , G04G17/04 , H01L21/60 , H05K1/14 , H05K1/18 , H05K3/36 , H05K3/40 , H05K3/46
CPC分类号: H05K1/189 , G04G17/02 , G04G17/04 , H01L24/24 , H01L24/82 , H01L2224/2402 , H01L2224/24227 , H01L2224/45144 , H01L2224/7665 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/0781 , H01L2924/12041 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H05K3/363 , H05K3/4084 , H05K2201/0397 , H05K2201/10477 , H01L2924/00
-
-
-
-
-
-
-
-
-