公开(公告)号：US20120166130A1

公开(公告)日：2012-06-28

申请号：US12979914

申请日：2010-12-28

申请人： Yun-Chi YANG ,  Yen-Song Liu ,  Chin-Hsien Chen ,  Sheng-Yu Wu ,  Kuan-Cheng Su

发明人： Yun-Chi YANG ,  Yen-Song Liu ,  Chin-Hsien Chen ,  Sheng-Yu Wu ,  Kuan-Cheng Su

IPC分类号： G06F19/00

CPC分类号： G11C29/52 ,  G01R31/287 ,  G11C29/42 ,  G11C29/44 ,  G11C29/56008 ,  G11C2029/0409 ,  G11C2029/0411

摘要： A method for evaluating failure rate, which is applied to a plurality of semiconductor chips with error checking and correcting function includes the following steps. A first read-write test operation is applied to the semiconductor chips, thereby obtaining a plurality of first failure bit counting values. The error checking and correcting function of each of the semiconductor chips is off. An aging test is applied to the semiconductor chips. A second read-write test operation as the first read-write test operation is applied to the semiconductor chips, thereby obtaining a plurality of second failure bit counting values. The number of the semiconductor chips, the first failure bit counting values, the second failure bit counting values and an error checking and correcting coefficient are calculated to obtain a failure rate of the semiconductor chips.

摘要翻译： 一种用于评估故障率的方法，其应用于具有错误检查和校正功能的多个半导体芯片包括以下步骤。 对半导体芯片应用第一读写测试操作，从而获得多个第一故障比特计数值。 每个半导体芯片的错误检查和校正功能关闭。 对半导体芯片进行老化试验。 作为第一读写测试操作的第二读写测试操作被应用于半导体芯片，从而获得多个第二故障位计数值。 计算半导体芯片的数量，第一故障比特计数值，第二故障比特计数值和错误校验系数，以获得半导体芯片的故障率。

公开(公告)号：US08510635B2

公开(公告)日：2013-08-13

申请号：US12979914

申请日：2010-12-28

申请人： Yun-Chi Yang ,  Yen-Song Liu ,  Chin-Hsien Chen ,  Sheng-Yu Wu ,  Kuan-Cheng Su

发明人： Yun-Chi Yang ,  Yen-Song Liu ,  Chin-Hsien Chen ,  Sheng-Yu Wu ,  Kuan-Cheng Su

IPC分类号： G11C29/00

CPC分类号： G11C29/52 ,  G01R31/287 ,  G11C29/42 ,  G11C29/44 ,  G11C29/56008 ,  G11C2029/0409 ,  G11C2029/0411

摘要： A method for evaluating failure rate, which is applied to a plurality of semiconductor chips with error checking and correcting function includes the following steps. A first read-write test operation is applied to the semiconductor chips, thereby obtaining a plurality of first failure bit counting values. The error checking and correcting function of each of the semiconductor chips is off. An aging test is applied to the semiconductor chips. A second read-write test operation as the first read-write test operation is applied to the semiconductor chips, thereby obtaining a plurality of second failure bit counting values. The number of the semiconductor chips, the first failure bit counting values, the second failure bit counting values and an error checking and correcting coefficient are calculated to obtain a failure rate of the semiconductor chips.

摘要翻译： 一种用于评估故障率的方法，其应用于具有错误检查和校正功能的多个半导体芯片包括以下步骤。 对半导体芯片应用第一读写测试操作，从而获得多个第一故障比特计数值。 每个半导体芯片的错误检查和校正功能关闭。 对半导体芯片进行老化试验。 作为第一读写测试操作的第二读写测试操作被应用于半导体芯片，从而获得多个第二故障位计数值。 计算半导体芯片的数量，第一故障比特计数值，第二故障比特计数值和错误校验系数，以获得半导体芯片的故障率。

公开(公告)号：US08927391B2

公开(公告)日：2015-01-06

申请号：US13118108

申请日：2011-05-27

申请人： Meng-Tse Chen ,  Wei-Hung Lin ,  Sheng-Yu Wu ,  Chun-Cheng Lin ,  Kuei-Wei Huang ,  Yu-Peng Tsai ,  Chih-Wei Lin ,  Wen-Hsiung Lu ,  Hsiu-Jen Lin ,  Bor-Ping Jang ,  Ming-Da Cheng ,  Chung-Shi Liu

发明人： Meng-Tse Chen ,  Wei-Hung Lin ,  Sheng-Yu Wu ,  Chun-Cheng Lin ,  Kuei-Wei Huang ,  Yu-Peng Tsai ,  Chih-Wei Lin ,  Wen-Hsiung Lu ,  Hsiu-Jen Lin ,  Bor-Ping Jang ,  Ming-Da Cheng ,  Chung-Shi Liu

IPC分类号： H01L21/30 ,  H01L21/56 ,  H01L25/00 ,  H01L25/10 ,  H01L23/00 ,  H01L23/31 ,  H01L23/498

CPC分类号： H01L24/17 ,  H01L21/565 ,  H01L21/566 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49827 ,  H01L24/16 ,  H01L24/81 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/16055 ,  H01L2224/16113 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/1304 ,  H01L2924/14 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/00

摘要： A method of packaging includes placing a package component over a release film, wherein solder balls on a surface of the package component are in physical contact with the release film. Next, A molding compound filled between the release film and the package component is cured, wherein during the step of curing, the solder balls remain in physical contact with the release film.

摘要翻译： 包装方法包括将包装部件放置在脱模膜上，其中包装部件表面上的焊球与剥离膜物理接触。 接下来，填充在剥离膜和包装部件之间的模塑料固化，其中在固化步骤期间，焊球与剥离膜保持物理接触。

公开(公告)号：US08623756B2

公开(公告)日：2014-01-07

申请号：US13167257

申请日：2011-06-23

申请人： Chita Chuang ,  Sheng-Yu Wu ,  Tin-Hao Kuo ,  Pei-Chun Tsai ,  Ming-Da Cheng ,  Chen-Shien Chen

发明人： Chita Chuang ,  Sheng-Yu Wu ,  Tin-Hao Kuo ,  Pei-Chun Tsai ,  Ming-Da Cheng ,  Chen-Shien Chen

IPC分类号： H01L21/283

CPC分类号： H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11002 ,  H01L2224/1146 ,  H01L2224/11849 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13171 ,  H01L2224/13172 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/742 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/81

摘要： A system and method for forming conductive connections is disclosed. An embodiment comprises forming conductive material on to contacts of a semiconductor substrate. The semiconductor substrate is then inverter such that the conductive material is beneath the semiconductor substrate, and the conductive material is reflowed to form a conductive bump. The reflow is performed using gravity in order to form a more uniform shape for the conductive bump.

摘要翻译： 公开了一种用于形成导电连接的系统和方法。 一个实施例包括在半导体衬底的触点上形成导电材料。 然后半导体衬底是反射器，使得导电材料在半导体衬底下方，并且导电材料被回流以形成导电凸块。 使用重力进行回流，以便为导电凸块形成更均匀的形状。

公开(公告)号：US20120329264A1

公开(公告)日：2012-12-27

申请号：US13167257

申请日：2011-06-23

申请人： Chita Chuang ,  Sheng-Yu Wu ,  Tin-Hao Kuo ,  Pei-Chun Tsai ,  Ming-Da Cheng ,  Chen-Shien Chen

发明人： Chita Chuang ,  Sheng-Yu Wu ,  Tin-Hao Kuo ,  Pei-Chun Tsai ,  Ming-Da Cheng ,  Chen-Shien Chen

IPC分类号： H01L21/283

CPC分类号： H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11002 ,  H01L2224/1146 ,  H01L2224/11849 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13171 ,  H01L2224/13172 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/742 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/81

摘要： A system and method for forming conductive connections is disclosed. An embodiment comprises forming conductive material on to contacts of a semiconductor substrate. The semiconductor substrate is then inverter such that the conductive material is beneath the semiconductor substrate, and the conductive material is reflowed to form a conductive bump. The reflow is performed using gravity in order to form a more uniform shape for the conductive bump.

摘要翻译： 公开了一种用于形成导电连接的系统和方法。 一个实施例包括在半导体衬底的触点上形成导电材料。 然后半导体衬底是反射器，使得导电材料在半导体衬底下方，并且导电材料被回流以形成导电凸块。 使用重力进行回流，以便为导电凸块形成更均匀的形状。

公开(公告)号：US20120199966A1

公开(公告)日：2012-08-09

申请号：US13023011

申请日：2011-02-08

申请人： Tin-Hao Kuo ,  Yu-Feng Chen ,  Chen-Shien Chen ,  Chen-Hua Yu ,  Sheng-Yu Wu ,  Chita Chuang

发明人： Tin-Hao Kuo ,  Yu-Feng Chen ,  Chen-Shien Chen ,  Chen-Hua Yu ,  Sheng-Yu Wu ,  Chita Chuang

IPC分类号： H01L23/48 ,  H01L21/44

CPC分类号： H01L24/13 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/14 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05687 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/14141 ,  H01L2224/81192 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0105 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2924/00

摘要： An elongated bump structure for semiconductor devices is provided. An uppermost protective layer has an opening formed therethrough. A pillar is formed within the opening and extending over at least a portion of the uppermost protective layer. The portion extending over the uppermost protective layer exhibits a generally elongated shape. In an embodiment, the position of the opening relative to the portion of the bump structure extending over the uppermost protective layer is such that a ratio of a distance from an edge of the opening to an edge of the bump is greater than or equal to about 0.2. In another embodiment, the position of the opening is offset relative to center of the bump.

摘要翻译： 提供了用于半导体器件的细长凸块结构。 最上面的保护层具有通过其形成的开口。 在该开口内形成一个支柱，并延伸至最上层保护层的至少一部分。 在最上保护层上延伸的部分呈现大致细长的形状。 在一个实施例中，开口相对于在最上保护层上延伸的凸起结构的部分的位置使得从开口的边缘到凸起的边缘的距离的比例大于或等于约 0.2。 在另一个实施例中，开口的位置相对于凸块的中心偏移。

公开(公告)号：US20100039831A1

公开(公告)日：2010-02-18

申请号：US12222683

申请日：2008-08-14

申请人： Yung-Sheng Liu ,  Sheng-Yu Wu

发明人： Yung-Sheng Liu ,  Sheng-Yu Wu

IPC分类号： H05K7/20 ,  B60Q1/00

CPC分类号： H01L23/467 ,  F21S41/147 ,  F21S45/47 ,  F21S45/48 ,  F21V29/74 ,  F21V29/83 ,  F21V29/85 ,  F21V31/00 ,  F21W2107/10 ,  H01L23/3733 ,  H01L2924/0002 ,  H01L2924/00

摘要： A heat dissipation system includes a thermal transfer member fixedly secured to a heat generating electronic device and defining with the heat generating electronic device a convection chamber and having a first air hole for guiding hot air out of the convection chamber and a second air hole for guiding outside cold air into the convection chamber, and a heat dissipation device bonded to the bottom wall of the thermal transfer member for quick dissipation of waste heat.

摘要翻译： 散热系统包括固定在发热电子设备上的传热件，并且用发热电子设备限定对流室，并具有用于将热空气引导出对流室的第一空气孔和用于引导的第二空气孔 外部冷空气进入对流室，以及散热装置，其结合到热传递构件的底壁，用于快速散发废热。

公开(公告)号：US09425136B2

公开(公告)日：2016-08-23

申请号：US13449078

申请日：2012-04-17

申请人： Tin-Hao Kuo ,  Chen-Shien Chen ,  Mirng-Ji Lii ,  Chen-Hua Yu ,  Sheng-Yu Wu ,  Yao-Chun Chuang

发明人： Tin-Hao Kuo ,  Chen-Shien Chen ,  Mirng-Ji Lii ,  Chen-Hua Yu ,  Sheng-Yu Wu ,  Yao-Chun Chuang

IPC分类号： H01L29/49 ,  H01L23/498 ,  H01L23/00

CPC分类号： H01L24/13 ,  H01L23/49816 ,  H01L24/11 ,  H01L24/16 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/11903 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13017 ,  H01L2224/13025 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： A pillar structure for a substrate is provided. The pillar structure may have one or more tiers, where each tier may have a conical shape or a spherical shape. In an embodiment, the pillar structure is used in a bump-on-trace (BOT) configuration. The pillar structures may have circular shape or an elongated shape in a plan view. The substrate may be coupled to another substrate. In an embodiment, the another substrate may have raised conductive traces onto which the pillar structure may be coupled.

摘要翻译： 提供了一种用于衬底的柱结构。 支柱结构可以具有一个或多个层，其中每个层可以具有圆锥形或球形。 在一个实施例中，柱结构用于跟踪跟踪（BOT）配置。 支柱结构在平面图中可以具有圆形或细长形状。 衬底可以耦合到另一衬底。 在一个实施例中，另一衬底可以具有凸起的导电迹线，柱结构可以联接到该导电迹线上。

公开(公告)号：US09093332B2

公开(公告)日：2015-07-28

申请号：US13023011

申请日：2011-02-08

申请人： Tin-Hao Kuo ,  Yu-Feng Chen ,  Chen-Shien Chen ,  Chen-Hua Yu ,  Sheng-Yu Wu ,  Chita Chuang

发明人： Tin-Hao Kuo ,  Yu-Feng Chen ,  Chen-Shien Chen ,  Chen-Hua Yu ,  Sheng-Yu Wu ,  Chita Chuang

IPC分类号： H01L23/48 ,  H01L23/00 ,  H01L23/31

CPC分类号： H01L24/13 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/14 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05687 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/14141 ,  H01L2224/81192 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0105 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2924/00

摘要： An elongated bump structure for semiconductor devices is provided. An uppermost protective layer has an opening formed therethrough. A pillar is formed within the opening and extending over at least a portion of the uppermost protective layer. The portion extending over the uppermost protective layer exhibits a generally elongated shape. In an embodiment, the position of the opening relative to the portion of the bump structure extending over the uppermost protective layer is such that a ratio of a distance from an edge of the opening to an edge of the bump is greater than or equal to about 0.2. In another embodiment, the position of the opening is offset relative to center of the bump.

摘要翻译： 提供了用于半导体器件的细长凸块结构。 最上面的保护层具有通过其形成的开口。 在该开口内形成一个支柱，并延伸至最上层保护层的至少一部分。 在最上保护层上延伸的部分呈现大致细长的形状。 在一个实施例中，开口相对于在最上保护层上延伸的凸起结构的部分的位置使得从开口的边缘到凸起的边缘的距离的比例大于或等于约 0.2。 在另一个实施例中，开口的位置相对于凸块的中心偏移。

公开(公告)号：US08922006B2

公开(公告)日：2014-12-30

申请号：US13559840

申请日：2012-07-27

申请人： Yen-Liang Lin ,  Chen-Shien Chen ,  Tin-Hao Kuo ,  Sheng-Yu Wu ,  Tsung-Shu Lin ,  Chang-Chia Huang

发明人： Yen-Liang Lin ,  Chen-Shien Chen ,  Tin-Hao Kuo ,  Sheng-Yu Wu ,  Tsung-Shu Lin ,  Chang-Chia Huang

IPC分类号： H01L23/488

CPC分类号： H01L23/3192 ,  H01L23/293 ,  H01L23/49811 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05015 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05541 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05647 ,  H01L2224/13012 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2924/206 ,  H01L2924/01047

摘要： A device includes a substrate, a metal pad over the substrate, and a passivation layer covering edge portions of the metal pad. The passivation layer has a first opening overlapping the metal pad, wherein the first opening has a first lateral dimension measured in a direction parallel to a major surface of the substrate. A polymer layer is over the passivation layer and covering the edge portions of the metal pad. The polymer layer has a second opening overlapping the metal pad. The second opening has a second lateral dimension measured in the direction. The first lateral dimension is greater than the second lateral dimension by more than about 7 μm. A Under-Bump metallurgy (UBM) includes a first portion in the second opening, and a second portion overlying portions of the polymer layer.

摘要翻译： 一种器件包括衬底，衬底上的金属焊盘以及覆盖金属焊盘的边缘部分的钝化层。 钝化层具有与金属焊盘重叠的第一开口，其中第一开口具有在平行于衬底的主表面的方向上测量的第一横向尺寸。 聚合物层在钝化层上方并覆盖金属焊盘的边缘部分。 聚合物层具有与金属垫重叠的第二开口。 第二开口具有在该方向上测量的第二横向尺寸。 第一横向尺寸大于第二横向尺寸大于约7μm。 下冲击冶金（UBM）包括第二开口中的第一部分和覆盖聚合物层部分的第二部分。