公开(公告)号：WO2015083043A1

公开(公告)日：2015-06-11

申请号：PCT/IB2014/066356

申请日：2014-11-26

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM (CHINA) INVESTMENT COMPANY LTD. ,  IBM DEUTSCHLAND GMBH

Inventor： OGGIONI, Stefano ,  BRUNSCHWILER, Thomas ,  SCHLOTTIG, Gerd

IPC: H01L23/31 ,  H01L23/495 ,  H01L23/367

CPC classification number: H01L25/0657 ,  H01L21/4871 ,  H01L23/36 ,  H01L23/367 ,  H01L23/3736 ,  H01L23/49805 ,  H01L24/10 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/10156 ,  H01L2224/10165 ,  H01L2224/10175 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/81007 ,  H01L2224/81009 ,  H01L2224/81191 ,  H01L2224/81907 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/014

Abstract: A solution relating to electronic devices of flip-chip type is proposed. Particularly, an electronic device (200,300;400;700;800) of flip-chip type comprises at least one chip carrier (110;805) having a carrier surface (135;835), the carrier comprising one or more contact elements (140s,140p;740s,740p;840s,840p) of electrically conductive material on the carrier surface, at least one integrated circuit chip (105;705) having a chip surface (120;720), the chip comprising one or more terminals (125s,125p;725s,725p) of electrically conductive material on the chip surface each one facing a corresponding contact element, solder material (150;750) soldering each terminal to the corresponding contact element, and restrain means (210s,210p,310;410sl,410sd,410p;790s,790p;890s,890p) around the contact elements for restraining the solder material during a soldering of the terminals to the contact elements, wherein the carrier comprises one or more heat dissipation elements (205s,205p;785s,785p;885s,885p) of thermally conductive material on the carrier surface facing the chip surface displaced from the terminals, the dissipation elements being free of any solder mask.

Abstract translation: 提出了一种与倒装芯片型电子器件有关的解决方案。 特别地，倒装芯片型的电子设备（200,300; 400; 700; 800）包括至少一个具有载体表面（135; 835）的芯片载体（110; 805），所述载体包括一个或多个接触元件 ，140p; 740s，740p; 840s，840p）的至少一个具有芯片表面（120; 720）的集成电路芯片（105; 705），所述芯片包括一个或多个端子 ，125p; 725s，725p），每个面对相应的接触元件的芯片表面上的导电材料，焊接材料（150; 750）将每个端子焊接到相应的接触元件，以及约束装置（210s，210p，310; 410sl ，410sd，410p; 790s，790p; 890s，890p），用于在端子焊接到接触元件期间限制焊料材料，其中载体包括一个或多个散热元件（205s，205p; 785s， 785p; 885s，885p）的载体表面上的导热材料 e芯片表面从端子移位，耗散元件没有任何焊接掩模。

公开(公告)号：WO2010109842A1

公开(公告)日：2010-09-30

申请号：PCT/JP2010/002023

申请日：2010-03-23

Applicant: 三井・デュポンポリケミカル株式会社 ,  牧伸行 ,  橋本秀則 ,  山本芳正

Inventor： 牧伸行 ,  橋本秀則 ,  山本芳正

IPC: B32B15/08 ,  H01L21/60 ,  H01Q1/38 ,  H05K1/03 ,  H05K3/00 ,  H05K9/00

CPC classification number: B32B27/36 ,  B32B7/12 ,  B32B15/08 ,  B32B15/20 ,  B32B27/08 ,  B32B27/281 ,  B32B27/286 ,  B32B27/288 ,  B32B27/308 ,  B32B27/32 ,  B32B27/34 ,  B32B2250/03 ,  B32B2255/10 ,  B32B2255/26 ,  B32B2307/212 ,  B32B2307/306 ,  B32B2307/31 ,  B32B2307/584 ,  B32B2307/712 ,  B32B2307/732 ,  B32B2457/00 ,  B32B2457/202 ,  H01L23/49572 ,  H01L23/4985 ,  H01L24/10 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/01012 ,  H01L2924/01029 ,  H01L2924/181 ,  H05K1/0393 ,  H05K3/386 ,  Y10T428/31692 ,  H01L2924/00

Abstract: 　金属との密着性に優れる接着層を備えるとともに生産性に優れる電子部品用金属層付きフィルム、その製造方法および用途を提供する。本発明に係る電子部品用金属層付きフィルムは、樹脂フィルムの少なくとも一方の面に、接着層を介して金属層が貼り合わされており、接着層はエチレン-不飽和カルボン酸共重合体またはその金属塩を含む。

Abstract translation: 公开了一种具有用于电子部件的附着金属层的膜，其具有与金属具有优异粘附性的粘合层，并且可以以优异的生产率制造。 还公开了所述膜的制造方法和所述膜的应用。 具有用于电子部件的附着金属层的膜具有层压在树脂膜的至少一侧上的金属层，其间具有结合层。 接合层包括乙烯 - 不饱和羧酸共聚物或其金属盐。

公开(公告)号：WO2009144608A1

公开(公告)日：2009-12-03

申请号：PCT/IB2009/051991

申请日：2009-05-14

Applicant: NXP B.V. ,  ZIEREN, Victor ,  BENTEN, Harold Geradus Pieter Hendrikus ,  BARGAGLI-STOFFI, Agnese Antonietta Maria ,  PELGROM, Marcel ,  VEENDRICK, Hendricus Joseph Maria

Inventor： ZIEREN, Victor ,  BENTEN, Harold Geradus Pieter Hendrikus ,  BARGAGLI-STOFFI, Agnese Antonietta Maria ,  PELGROM, Marcel ,  VEENDRICK, Hendricus Joseph Maria

IPC: G01R31/04 ,  H01L23/485

CPC classification number: G01R31/2884 ,  G01R31/048 ,  H01L22/34 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05551 ,  H01L2224/05554 ,  H01L2224/05578 ,  H01L2224/05599 ,  H01L2224/13 ,  H01L2224/13028 ,  H01L2224/13099 ,  H01L2224/1613 ,  H01L2224/859 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01033 ,  H01L2924/01051 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/00

Abstract: The present invention relates to a detection circuitry for detecting bonding conditions on segmented bond pads of a semiconductor device, the bonding conditions representing good or bad contacts on the bond pads. The detection circuitry comprises a segmented bond pad (1, 11) having at least two parts (2, 3, 12, 13) being electrically separated from each other, and a supplying unit (S1, S2, R1, R2) being adapted for supplying predetermined signals to at least one of the at least two parts of the segmented bond pad. Furthermore, a detector (4, 14) is provided for receiving from at least one of the at least two parts of the segmented bond pad sensing signals derived from said predetermined signals, and for determining the bonding conditions based on said received sensing signals indicative of a good or bad bonding contact on the segmented bond pad.

Abstract translation: 本发明涉及一种用于检测半导体器件的分段接合焊盘上的接合条件的检测电路，所述接合条件表示接合焊盘上的良好或不良接触。 所述检测电路包括具有彼此电分离的至少两个部分（2,3,13,13）的分段接合焊盘（1,11），以及供应单元（S1，S2，R1，R2），适于 向分段接合焊盘的至少两个部分中的至少一个提供预定信号。 此外，提供检测器（4,14），用于从分段焊接感测信号的至少两个部分中的至少一个接收从所述预定信号导出的感测信号，并且用于基于所述接收的感测信号来确定指示 在分段接合垫上的良好或不良的接合接触。

公开(公告)号：WO2008105589A1

公开(公告)日：2008-09-04

申请号：PCT/KR2008/000816

申请日：2008-02-12

Applicant: NEPES CORPORATION ,  PARK, Byung Jin

Inventor： PARK, Byung Jin

IPC: H01L21/60

CPC classification number: H01L24/10 ,  H01L24/13 ,  H01L2224/0554 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13123 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/13164 ,  H01L2224/13166 ,  H01L2224/13171 ,  H01L2224/13172 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: There is provided a bump structure for a semiconductor device, comprising a first metal layer, and a second metal layer electrically connected to the first metal layer so as to be integrally formed with the first metal layer, and electrically connected to electrode pads of the semi¬ conductor device, in which the second metal layer is composed of one or more metals or alloys having the melting point higher than the melting point of the first metal layer or the eutectic temperature of the first metal layer and another substance when the first metal layer makes a fusion reaction to the surface of the another substance. Preferably, the second metal layer may have a thickness greater than that of the first metal layer. The bump structure may further comprise a diffusion prevention layer between the first metal layer and the second metal layer.

Abstract translation: 提供了一种用于半导体器件的凸块结构，包括第一金属层和与第一金属层电连接以与第一金属层一体形成的第二金属层，并且电连接到半导体器件的电极焊盘 导体器件，其中第二金属层由一种或多种熔点高于第一金属层的熔点的金属或合金或第一金属层的共晶温度和另一种物质组成，当第一金属层 对另一种物质的表面进行融合反应。 优选地，第二金属层的厚度可以大于第一金属层的厚度。 凸起结构还可以包括在第一金属层和第二金属层之间的扩散防止层。

公开(公告)号：WO2007117844A3

公开(公告)日：2008-04-17

申请号：PCT/US2007063903

申请日：2007-03-13

Applicant: FAIRCHILD SEMICONDUCTOR ,  YILMAZ HAMZA ,  SAPP STEVEN ,  WANG QI ,  LI MINHUA ,  MURPHY JAMES J ,  DIROLL JOHN ROBERT

Inventor： YILMAZ HAMZA ,  SAPP STEVEN ,  WANG QI ,  LI MINHUA ,  MURPHY JAMES J ,  DIROLL JOHN ROBERT

IPC: H01L23/48 ,  H01L21/31

CPC classification number: H01L23/3114 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L24/81 ,  H01L25/072 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/1411 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/05599

Abstract: A semiconductor die package is disclosed. The semiconductor die package comprises a metal substrate, and a semiconductor die comprising a first surface comprising a first electrical terminal, a second surface including a second electrical terminal, and at least one aperture. The metal substrate is attached to the second surface. A plurality of conductive structures is on the semiconductor die, and includes at least one conductive structure disposed in the at least one aperture. Other conductive structures may be disposed on the first surface of the semiconductor die.

Abstract translation: 公开了一种半导体管芯封装。 半导体管芯封装包括金属基板和半导体管芯，其包括第一表面，第一表面包括第一电端子，第二表面，包括第二电端子和至少一个孔。 金属基板附接到第二表面。 多个导电结构在半导体管芯上，并且包括设置在该至少一个孔中的至少一个导电结构。 其他导电结构可以设置在半导体管芯的第一表面上。

公开(公告)号：WO2008001282A2

公开(公告)日：2008-01-03

申请号：PCT/IB2007/052389

申请日：2007-06-20

Applicant: KONINKLIJKE PHILIPS ELECTRONICS, N.V. ,  SUDOL, Wojtek

Inventor： SUDOL, Wojtek

IPC: H01L23/485 ,  A61B8/12

CPC classification number: H01L24/10 ,  A61B8/12 ,  A61B8/4488 ,  H01L24/13 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A flip-chip electrical coupling (100, 200, 300) is formed between first and second electrical components (110, 180; 410, 480). The coupling (100, 200, 300) includes a bump (240, 340) and a contact pad (315). The first electrical component (110, 210, 310, 410) includes the contact pad (315) electrically coupled to the first electrical component (110, 210, 310, 410) and a passivation layer (130, 230, 330) overlying the first electrical component (110, 210, 310, 410) and the contact pad (315). The passivation layer (130, 230, 330) is arranged having an opening (120, 220, 320) positioned over the contact pad (315). A bump (240, 340) is positioned overlying the opening (120, 220, 320) and substantially overlying the passivation layer (130, 230, 330). The bump (240, 340) is formed to be in electrical contact with the contact pad (315). The bump (240, 340) is arranged to couple the first and second electrical components (110, 180; 410, 480) during the flip-chip coupling process.

Abstract translation: 在第一和第二电气部件（110,180; 410,480）之间形成倒装芯片电耦合（100,200,300）。 联接器（100,200,300）包括凸块（240,340）和接触垫（315）。 第一电气部件（110,210,310,410）包括电耦合到第一电气部件（110,210,310,410）的接触焊盘（315）和覆盖在第一电气部件上的钝化层（130,230,330） 电气部件（110,210,310,410）和接触焊盘（315）。 钝化层（130,230,330）被布置成具有位于接触垫（315）上方的开口（120,220,320）。 突起（240,340）位于开口（120,220,320）上方并且基本上覆盖钝化层（130,230,330）。 凸起（240,340）形成为与接触垫（315）电接触。 突起（240,340）被布置成在倒装芯片耦合过程期间耦合第一和第二电子部件（110,180; 410,480）。

公开(公告)号：WO2007091214A1

公开(公告)日：2007-08-16

申请号：PCT/IB2007/050393

申请日：2007-02-06

Applicant: NXP B.V. ,  STACHE, Joachim ,  HOFFMANN, Rainer ,  BURNUS, Michael

Inventor： STACHE, Joachim ,  HOFFMANN, Rainer ,  BURNUS, Michael

IPC: H01L21/02 ,  H01L23/60 ,  H01L27/01

CPC classification number: H01L27/016 ,  H01L23/3114 ,  H01L23/5228 ,  H01L23/60 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05568 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/13 ,  H01L2224/13111 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/12035 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00014

Abstract: The semiconductor device (100) comprises at least one semiconductor element (20), a metallization structure comprising a first (31) and a second line (32) and extending thereon a resistor. An electrically insulating protection layer (36) is present on the resistor (35) and is defined in a pattern that is substantially identical to the resistor pattern and has a temperature stability up to a temperature that is at least equal to a deposition temperature of a passivation layer (37) to be deposited thereon so as to cover the metallization structure. Both the resistor (35) and the protection layer (36) are deposited conformally on the metallization structure and any underlying substrate.

Abstract translation: 半导体器件（100）包括至少一个半导体元件（20），包括第一线（31）和第二线（32）并在其上延伸的电阻器的金属化结构。 电绝缘保护层（36）存在于电阻器（35）上，并且被限定为与电阻器图案基本相同的图案，并且具有高达至少等于（a）的沉积温度的温度的温度稳定性） 钝化层（37），以便覆盖金属化结构。 电阻器（35）和保护层（36）均匀地沉积在金属化结构和任何下面的衬底上。

公开(公告)号：WO2007026093A1

公开(公告)日：2007-03-08

申请号：PCT/FR2006/050807

申请日：2006-08-21

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ,  MARION, François

Inventor： MARION, François

IPC: B81C5/00

CPC classification number: B81C1/00269 ,  B81C3/002 ,  B81C2203/019 ,  B81C2203/032 ,  H01L24/10 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05644 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/13109 ,  H01L2224/29011 ,  H01L2224/29013 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/81054 ,  H01L2224/81801 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/16235 ,  Y10T29/49002 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: Ce procédé de soudure ou de scellement de deux éléments entre eux positionnés au sein d'une enceinte au sein de laquelle règne le vide ou une atmosphère contrôlée, consiste : à réaliser sur les surfaces en regard des éléments à souder, une zone de mouillabilité 10, 11; dont l'une 11 est constituée d'une couche d'or et présente une surface S2 supérieure à la surface Sl de l'autre zone de mouillabilité ; - à déposer sur l'une 10 de ces zones une quantité de matériau de scellement appropriée, ledit matériau étant constitué d'indium ; à mettre en contact la zone de mouillabilité 11 de l'autre élément sur ledit matériau ainsi déposé ; à élever la température de l'enceinte au sein de laquelle sont positionnés les éléments à souder ou à sceller, jusqu'à atteindre au moins 250 0C sous atmosphère non oxydante, pour assurer le scellement effectif des deux éléments entre eux par effet de refusion.

Abstract translation: 本发明涉及一种在真空或受控气氛下在室中彼此密封或焊接彼此的元件的方法。 本发明的方法包括以下步骤：在要焊接的元件的相对面上产生润湿性区域（10,11），所述区域（11）中的一个包括一层金并具有表面积（S2） 大于另一个润湿性区域的表面积（S1）; 在一个（10）的区域上沉积一定量的合适的密封材料，所述材料包括铟; 使另一元件的润湿性区域（11）与由此沉积的材料接触; 并且在非氧化气氛中将包含要焊接或密封的元件的室的温度升高至少250℃，以便通过重熔将两个元件有效地彼此密封。

公开(公告)号：WO2006070452A1

公开(公告)日：2006-07-06

申请号：PCT/JP2004/019602

申请日：2004-12-28

Applicant: 株式会社ルネサステクノロジ ,  金岡 卓

Inventor： 金岡 卓

IPC: C25D21/18

CPC classification number: H01L21/2885 ,  C25D17/001 ,  C25D21/12 ,  H01L23/3114 ,  H01L24/10 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01078 ,  H01L2924/00

Abstract: 　ウェハ上に形成されるニッケル膜の膜厚変動を防止しながら、めっき液中に存在するスラッジを効率的に除去することができる技術を提供することを目的とする。この目的を達するため、めっき処理槽２０とは別に設けられためっき液貯蔵槽２１内に磁石３３ａ～３３ｄを配置する。具体的には、めっき液貯蔵槽２１のうちめっき液２７の流入口に設けられた堰に磁石３３ａを設置する。また、貯蔵されているめっき液２７の表層部に磁石３３ｂを設け、さらに、めっき液２７の流出口近傍に磁石３３ｃを設ける。そして、めっき液２７の底部に磁石３３ｄを設ける。

Abstract translation: 一种半导体装置的制造方法，其特征在于，除了电镀处理槽（20）之外，还设置有用于储存镀液的储罐（21），并且在所述电镀液储罐中配置磁铁（33a〜33d） 设置在电镀液储存槽（21）的电镀液（27）的入口处的坝中的磁体（33a），存储在其中的电镀液（27）的表层的磁体（33b），磁体 （33c）的电镀液（27）的出口附近的电极（33c）和电镀液（27）的底部的磁体（33d）。 上述方法可以适当地用于有效地除去电镀液中存在的污泥，同时防止在晶片上形成的镍膜的膜厚度的波动。

公开(公告)号：WO2006065539A2

公开(公告)日：2006-06-22

申请号：PCT/US2005043399

申请日：2005-11-29

Applicant: ADVANCED MICRO DEVICES INC ,  KALUZNI HEIKO ,  HUSCHKA ANDREAS

Inventor： KALUZNI HEIKO ,  HUSCHKA ANDREAS

IPC: H05K1/02

CPC classification number: H05K1/0251 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/66 ,  H01L24/10 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/01021 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/0222 ,  H05K1/0298 ,  H05K1/113 ,  H05K2201/09536 ,  H05K2201/09618 ,  H05K2201/09627 ,  H05K2201/09809 ,  H05K2201/10674 ,  Y10T29/49126

Abstract: A high frequency multi-layer printed circuit board, according to the present invention, comprises a through connection having an impedance adapting structure surrounding the through connection and enabling an adjustment of the characteristic impedance of the through connection to a desired value. Thus, high frequency signals may be led through the printed circuit board with reduced signal deformation. The high frequency multi-layer printed circuit board is applicable for high frequency signals up to the GHz-range.

Abstract translation: 根据本发明的高频多层印刷电路板包括具有围绕穿通连接的阻抗适配结构的直通连接，并且能够将通孔连接的特性阻抗调整到期望值。 因此，高频信号可以通过印刷电路板引导，信号变形减小。 高频多层印刷电路板适用于高达GHz范围的高频信号。