公开(公告)号：WO2014036456A2

公开(公告)日：2014-03-06

申请号：PCT/US2013/057613

申请日：2013-08-30

Applicant: QUALCOMM INCORPORATED

Inventor： SRINIVAS, Vaishnav ,  YANG, Bernie, Jord ,  BRUNOLLI, Michael ,  WEST, David, Ian ,  PAYNTER, Charles, David

IPC: H01L23/522 ,  H01L23/50 ,  H01L21/66 ,  H01L21/60 ,  H01L23/485

CPC classification number: H01L24/17 ,  H01L21/563 ,  H01L22/32 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/0556 ,  H01L2224/05569 ,  H01L2224/11462 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/14165 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/27462 ,  H01L2224/29028 ,  H01L2224/29078 ,  H01L2224/29147 ,  H01L2224/3012 ,  H01L2224/3213 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/831 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/07802 ,  H01L2924/381 ,  H01L2924/0105 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552

Abstract: Various aspects of an approach for routing die signals in an interior portion of a die using external interconnects are described herein. The approach provides for contacts coupled to circuits in the interior portion of the die, where the contacts are exposed to an exterior portion of the die. The external interconnects are configured to couple these contacts so that signals from the circuits in the interior portion of the die may be routed externally to the die. In various aspects of the disclosed approach, the external interconnects are protected by a packaging for the die.

Abstract translation: 这里描述了使用外部互连在芯片的内部部分中布线管芯信号的方法的各个方面。 该方法提供了耦合到管芯内部的电路的触点，其中触点暴露于管芯的外部部分。 外部互连被配置为耦合这些触点，使得来自芯片内部部分的电路的信号可以被外部引导到管芯。 在所公开的方法的各个方面，外部互连由模具的包装保护。

公开(公告)号：WO2013177299A2

公开(公告)日：2013-11-28

申请号：PCT/US2013042258

申请日：2013-05-22

Applicant: DRAPER LAB CHARLES S

Inventor： KARPMAN MAURICE SAMUEL

IPC: H01L21/78 ,  H01L21/28 ,  H01L21/60

CPC classification number: H01L21/78 ,  H01F17/0033 ,  H01F41/046 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/49827 ,  H01L23/5227 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/92 ,  H01L24/94 ,  H01L24/96 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02317 ,  H01L2224/02321 ,  H01L2224/02331 ,  H01L2224/02371 ,  H01L2224/02381 ,  H01L2224/0239 ,  H01L2224/03002 ,  H01L2224/03312 ,  H01L2224/0332 ,  H01L2224/03422 ,  H01L2224/03444 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/03505 ,  H01L2224/03614 ,  H01L2224/0362 ,  H01L2224/05073 ,  H01L2224/0508 ,  H01L2224/05166 ,  H01L2224/05556 ,  H01L2224/0556 ,  H01L2224/056 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06182 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2224/95 ,  H01L2224/96 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2224/0231 ,  H01L2224/03 ,  H01L2924/01029 ,  H01L2924/00013 ,  H01L2924/01022 ,  H01L2924/047 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: Aspects and examples include electrical components and methods of forming electrical components. In one example, a method includes selecting a substrate, forming a pattern of a first conductive material on a top surface of the substrate, forming a pattern of a second conductive material on a bottom surface of the substrate, dicing the substrate into one or more die having a first diced surface and a second diced surface, securing the first diced surface of each of the one or more die to a retaining material, encapsulating the one or more die in an encapsulent to form a reconstituted wafer, and forming a pattern of a third conductive material on the second diced surface by metalizing a surface of the reconstituted wafer.

Abstract translation: 方面和实例包括电气部件和形成电气部件的方法。 在一个示例中，一种方法包括：选择衬底，在衬底的顶表面上形成第一导电材料的图案，在衬底的底表面上形成第二导电材料的图案，将衬底切割成一个或多个 模具具有第一切割表面和第二切割表面，将一个或多个管芯中的每一个的第一切割表面固定到保持材料上，将一个或多个管芯封装在密封件中以形成重构晶片，并形成 通过金属化重构的晶片的表面在第二切割表面上的第三导电材料。

公开(公告)号：WO2011024045A1

公开(公告)日：2011-03-03

申请号：PCT/IB2010/002042

申请日：2010-08-18

Applicant: SEMILEDS OPTOELECTRONICS CO., LTD.

Inventor： CHU, Chen Fu

IPC: H01L23/52 ,  H01L23/48 ,  H01L21/44

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/94 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/0501 ,  H01L2224/0502 ,  H01L2224/05099 ,  H01L2224/05541 ,  H01L2224/0556 ,  H01L2224/0557 ,  H01L2224/05599 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/11831 ,  H01L2224/1184 ,  H01L2224/11849 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/274 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/00 ,  H01L2224/05552

Abstract: A method for fabricating a through interconnect on a semiconductor substrate includes the steps of forming a via on a first side of the substrate part way through the substrate, forming an electrically insulating layer on the first side and in the via, forming an electrically conductive layer at least partially lining the via, forming a first contact on the conductive layer in the via, and thinning the substrate from a second side at least to the insulating layer in the via. The method can also include the step of forming a second contact on a second side of the substrate in electrical contact with the first contact. The method can be performed on a semiconductor wafer to form a wafer scale interconnect component. In addition, the interconnect component can be used to construct semiconductor systems such as a light emitting diode (LED) systems.

Abstract translation: 一种用于在半导体衬底上制造贯通互连的方法包括以下步骤：在衬底的第一侧穿过衬底形成通孔，在第一侧和通孔上形成电绝缘层，形成导电层 至少部分地衬在所述通孔上，在所述通孔中的所述导电层上形成第一接触，以及将所述衬底从所述通孔中的至少绝缘层从第二侧变薄。 该方法还可以包括在与第一接触件电接触的基板的第二侧上形成第二接触的步骤。 该方法可以在半导体晶片上进行以形成晶片尺寸互连部件。 此外，互连部件可用于构造诸如发光二极管（LED）系统的半导体系统。

公开(公告)号：WO2010141298A1

公开(公告)日：2010-12-09

申请号：PCT/US2010/036295

申请日：2010-05-27

Applicant: HSIO TECHNOLOGIES, LLC ,  RATHBURN, James

Inventor： RATHBURN, James

IPC: H01R12/00

CPC classification number: H05K3/325 ,  H01L23/49811 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01L2924/3011 ,  H01R12/52 ,  H05K2201/0133 ,  H05K2201/0311 ,  Y10T29/49224 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: An array of composite polymer-metal contact members adapted to form solder free electrical connections with a first circuit member. The contact members include a resilient polymeric base layer and an array of metalized traces printed on selected portions of the base layer. Conductive plating is applied to the metalized layer to create an array of conductive paths. The resilient polymeric base layer, the metalized layer, and the conductive plating have an aggregate spring constant sufficient to maintain distal portions of the contact members in a cantilevered configuration and to form a stable electrical connection between the distal portions and the first circuit member solely by compressive engagement.

Abstract translation: 一组复合聚合物 - 金属接触构件，适于与第一电路构件形成无焊料电连接。 接触构件包括弹性聚合物基底层和印刷在基底层的选定部分上的金属化迹线阵列。 将导电电镀施加到金属化层以形成导电路径阵列。 弹性聚合物基层，金属化层和导电镀层具有足够的聚集弹簧常数，以使接触构件的远侧部分保持悬臂结构，并且仅在远侧部分和第一电路部件之间形成稳定的电连接 压缩接合。

公开(公告)号：WO2010129908A1

公开(公告)日：2010-11-11

申请号：PCT/US2010/034102

申请日：2010-05-07

Applicant: QUALCOMM Incorporated ,  CHANDRASEKARAN, Arvind

Inventor： CHANDRASEKARAN, Arvind

IPC: H01L21/302 ,  H01L21/304 ,  H01L23/00 ,  H01L21/98

CPC classification number: H01L21/76224 ,  H01L21/302 ,  H01L23/562 ,  H01L23/585 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/3511 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A semiconductor wafer has a semiconductor substrate and films on the substrate. The substrate and/or the films have at least one etch line creating a discontinuous surface that reduces residual stress in the wafer. Reducing residual stress in the semiconductor wafer reduces warpage of the wafer when the wafer is thin. Additionally, isolation plugs may be used to fill a portion of the etch lines to prevent shorting of the layers.

Abstract translation: 半导体晶片在基板上具有半导体基板和薄膜。 衬底和/或膜具有至少一个蚀刻线，其产生不连续表面，其减小晶片中的残余应力。 当晶片薄时，减小半导体晶片中的残余应力减小晶片翘曲。 此外，可以使用隔离插塞来填充蚀刻线的一部分以防止层的短路。

公开(公告)号：WO2010089261A2

公开(公告)日：2010-08-12

申请号：PCT/EP2010/051113

申请日：2010-01-29

Applicant: EPCOS AG ,  PAHL, Wolfgang ,  FEIERTAG, Gregor ,  LEIDL, Anton

Inventor： PAHL, Wolfgang ,  FEIERTAG, Gregor ,  LEIDL, Anton

IPC: B81C1/00

CPC classification number: B81B7/0048 ,  B81B2207/092 ,  B81B2207/096 ,  B81C1/0023 ,  B81C2203/0136 ,  H01L2224/0554 ,  H01L2224/05554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/48471 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/1461 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: Sensormodul, umfassend einen Träger (1), mindestens einen Sensorchip (3) und mindestens einen Auswertechip (4), der elektrisch an den Sensorchip (3) gekoppelt ist. Der Träger (1) weist eine Aussparung (2) auf, in der sich der Sensorchip (3) zumindest teilweise befindet. Der Auswertechip (4) ist auf dem Träger (1) angeordnet und deckt die Aussparung (2) zumindest teilweise ab.

Abstract translation: 传感器模块，包括一支架（1），至少一个传感器芯片（3）和至少一个评估芯片（4），其被电耦合到传感器芯片（3）。 该载体（1）具有凹部（2），其中，所述传感器芯片（3）至少部分地位于。 评价芯片（4）被布置在所述载体（1）和所述凹部（2）上至少覆盖部分上。

公开(公告)号：WO2010081603A1

公开(公告)日：2010-07-22

申请号：PCT/EP2009/067211

申请日：2009-12-15

Applicant: AUSTRIAMICROSYSTEMS AG ,  SCHRANK, Franz ,  SCHREMS, Martin ,  KRAFT, Jochen

Inventor： SCHRANK, Franz ,  SCHREMS, Martin ,  KRAFT, Jochen

IPC: H01L21/48 ,  H01L25/065

CPC classification number: H01L25/0657 ,  B81B7/0006 ,  B81C1/00238 ,  H01L23/481 ,  H01L2224/0554 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: Halbleiterbauelemente (S1, S2) sind mittels einer Verbindungsschicht (5) miteinander verbunden. Eine Anschlusskontaktschicht (17) ist über eine Metallisierung (11) in einem Kontaktloch (14) mit einer Anschlussmetallschicht (12) verbunden. Die Anschlusskontaktschicht und die Anschlussmetallschicht können mit einer Metallebene (7) einer Verdrahtung verbunden sein oder mit einer Kontaktfläche zum Anschluss eines weiteren Halbleiterbauelementes.

Abstract translation: 半导体装置（S1，S2）通过连接层（5）连接在一起。 端子接触层（17）通过连接的接触孔（14）与连接金属层（12）的金属化（11）相连接。 端子接触层和所述连接金属层可连接到布线的金属平面（7）或具有接触表面，用于进一步的半导体元件的连接。

公开(公告)号：WO2010068699A2

公开(公告)日：2010-06-17

申请号：PCT/US2009/067386

申请日：2009-12-09

Applicant: VERTICAL CIRCUITS, INC. ,  LEAL, Jeffrey, S. ,  MCGRATH, Scott ,  PANGRLE, Suzette

Inventor： LEAL, Jeffrey, S. ,  MCGRATH, Scott ,  PANGRLE, Suzette

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L24/76 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/24051 ,  H01L2224/24145 ,  H01L2224/24146 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/76155 ,  H01L2224/82007 ,  H01L2224/82102 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: An interconnect terminal is formed on a semiconductor die by applying an electrically conductive material in an aerosol form, for example by aerosol jet printing. Also, an electrical interconnect between stacked die, or between a die and circuitry in an underlying support such as a package substrate, is formed by applying an electrically conductive material in an aerosol form, in contact with pads on the die or on the die and the substrate, and passing between the respective pads. In some embodiments a fillet is formed at the inside corner formed by an interconnect sidewall of the die and a surface inboard from pads on an underlying feature (underlying die or support); and the electrically conductive material passes over a surface of the fillet.

Abstract translation: 互连端子通过例如通过气溶胶喷射印刷以气溶胶形式施加导电材料而形成在半导体管芯上。 而且，通过将气溶胶形式的导电材料施加在与管芯上或管芯上的焊盘接触的位置上，形成堆叠管芯之间或管芯与诸如封装衬底等下层支撑件中的电路之间的电互连， 衬底，并在相应的焊盘之间通过。 在一些实施例中，在由管芯的互连侧壁形成的内侧拐角和从下伏特征（下面的管芯或支撑件）上的焊盘向内侧的内表面形成填角; 并且导电材料通过圆角的表面。

公开(公告)号：WO2010042496A2

公开(公告)日：2010-04-15

申请号：PCT/US2009/059669

申请日：2009-10-06

Applicant: MICRON TECHNOLOGY, INC. ,  KEETH, Brent ,  MARTIN, Chris G. ,  MANNING, Troy A. ,  JEDDELOH, Joe M. ,  COWLES, Timothy B. ,  REHMEYER, Jim ,  LABERGE, Paul A.

Inventor： KEETH, Brent ,  MARTIN, Chris G. ,  MANNING, Troy A. ,  JEDDELOH, Joe M. ,  COWLES, Timothy B. ,  REHMEYER, Jim ,  LABERGE, Paul A.

IPC: G11C8/04 ,  G11C8/06

CPC classification number: G06F12/08 ,  G06F12/10 ,  G11C5/025 ,  G11C29/04 ,  G11C29/18 ,  G11C29/76 ,  G11C29/78 ,  G11C29/808 ,  G11C29/812 ,  G11C29/883 ,  H01L2224/0554 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: Various embodiments include apparatus, systems, and methods having multiple dice arranged in a stack in which a defective cell may be replaced by a spare cell on the same die or a different die.

Abstract translation: 各种实施例包括具有以堆叠方式布置的多个管芯的设备，系统和方法，其中有缺陷的单元可以被同一管芯或不同管芯上的备用单元替换。

公开(公告)号：WO2010025153A1

公开(公告)日：2010-03-04

申请号：PCT/US2009/054952

申请日：2009-08-25

Applicant: SORAA, INC. ,  D'EVELYN, Mark, P.

Inventor： D'EVELYN, Mark, P.

IPC: B32B1/08 ,  C30B23/00

CPC classification number: C30B29/403 ,  C30B7/105 ,  C30B23/025 ,  C30B25/18 ,  C30B33/06 ,  H01L24/81 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2224/81005 ,  H01L2224/81224 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A nitride crystal or wafer with a removable surface layer comprises a high quality nitride base crystal, a release layer, and a high quality epitaxial layer. The release layer has a large optical absorption coefficient at wavelengths where the base crystal is substantially transparent and may be etched under conditions where the nitride base crystal and the high quality epitaxial layer are not. The high quality epitaxial layer may be removed from the nitride base crystal by laser liftoff or by chemical etching after deposition of at least one epitaxial device layer. The nitride crystal with a removable surface layer is useful as a substrate for a light emitting diode, a laser diode, a transistor, a photodetector, a solar cell, or for photoelectrochemical water splitting for hydrogen generation.

Abstract translation: 具有可移除表面层的氮化物晶体或晶片包括高质量氮化物基晶，释放层和高质量外延层。 释放层在基底基本上是透明的波长处具有大的光吸收系数，并且可以在不具有氮化物基底和高质量外延层的条件下进行蚀刻。 可以通过激光剥离或通过在沉积至少一个外延器件层之后进行化学蚀刻从氮化物基底晶体去除高质量的外延层。 具有可移除表面层的氮化物晶体可用作发光二极管，激光二极管，晶体管，光电检测器，太阳能电池或用于氢发生的光电化学水分解的衬底。