公开(公告)号：JP4878866B2

公开(公告)日：2012-02-15

申请号：JP2006045358

申请日：2006-02-22

Applicant: イビデン株式会社

Inventor： 通 中井 ,  悟 川合

IPC: C25D5/22 ,  C25D5/02 ,  C25D7/00 ,  H05K3/42

CPC classification number: H05K3/423 ,  C25D5/02 ,  C25D5/16 ,  C25D5/22 ,  C25D7/06 ,  C25D17/005 ,  H05K3/421 ,  H05K3/429 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2203/0143 ,  H05K2203/0257 ,  H05K2203/1545

公开(公告)号：JP2012014206A

公开(公告)日：2012-01-19

申请号：JP2008281841

申请日：2008-10-31

Applicant: Nissha Printing Co Ltd ,  日本写真印刷株式会社

Inventor： NAKAMURA KAZUTO ,  HASHIMOTO TAKAO ,  NISHIKAWA KAZUHIRO

IPC: G06F3/041 ,  H01H9/00 ,  H01H11/00 ,  H01H13/712 ,  H01R12/52

CPC classification number: G06F3/041 ,  H05K3/305 ,  H05K3/321 ,  H05K3/361 ,  H05K3/4053 ,  H05K2201/09063 ,  H05K2201/096 ,  H05K2201/10977

Abstract: PROBLEM TO BE SOLVED: To provide an FPC connection method for a protection panel with a touch input function at a low cost and with a high degree of freedom in component packaging or material selection.SOLUTION: The present invention relates to a method for electrically connecting an FPC with a lower circuit and an upper circuit via a through-hole provided in a lower electrode panel for a protection panel with a touch input function. In the FPC, a circuit is provided on one side of a film substrate, and a charging hole passing through both the film substrate and the circuit is opened at a connecting-side terminal portion. In the connecting-side terminal portion of the FPC, an insulated adhesive layer is provided while leaving the surroundings of the charging hole, the FPC is adhered to a lower surface of the lower electrode panel by the insulated adhesive layer, the FPC is then electrically connected with the lower circuit and the upper circuit by charging the inside of a cavity facing the charging hole with a conductive adhesive, and after the conductive adhesive is cured while being exposed to the charging hole, the charging hole is finally sealed by a sealing material.

Abstract translation: 要解决的问题：为了以低成本提供具有触摸输入功能的保护面板的FPC连接方法，并且在组件封装或材料选择中具有高自由度。 解决方案：本发明涉及一种通过设置在具有触摸输入功能的保护面板的下电极面板中的通孔将FPC与下电路和上电路电连接的方法。 在FPC中，在薄膜基板的一侧设置有电路，在连接侧端子部开口贯通薄膜基板和电路的充电孔。 在FPC的连接侧端子部分中，在留下充电孔的周围的同时设置绝缘粘合剂层，FPC通过绝缘粘合层粘附到下电极板的下表面，然后将FPC电 通过用导电粘合剂对面向充电孔的腔体的内部充电，与下部电路和上部电路连接，并且在导电性粘合剂暴露于充电孔之后固化，充电孔最终被密封材料密封 。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2011228631A

公开(公告)日：2011-11-10

申请号：JP2011002321

申请日：2011-01-07

Applicant: Denso Corp ,  株式会社デンソー

Inventor： MAEDA YUKIHIRO ,  KONDO KOJI ,  HARADA YOSHIHARU ,  YAMAUCHI TAKESHI ,  FUJII TETSUO

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K3/4632 ,  H01L23/145 ,  H01L23/3128 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/49894 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/05624 ,  H01L2224/1134 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/81203 ,  H01L2224/83192 ,  H01L2224/92224 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/351 ,  H05K1/0206 ,  H05K1/185 ,  H05K3/0061 ,  H05K2201/096 ,  H05K2201/10674 ,  H05K2203/063 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2224/8384 ,  H01L2924/00014

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of a wiring board incorporating a semiconductor chip for simplifying a manufacturing process and suppressing stress to the semiconductor chip.SOLUTION: The semiconductor chip 50 where a stud bump 52a is installed in an electrode 51a and a thermosetting resin film 21b where a pad 31 is formed are arranged so that the stud bump 52a is confronted with the pad 31 via a thermoplastic resin film 22b. A thermoplastic resin film 22c in which a via hole is filled with conductive paste is disposed so that electrodes 51b and 51c are confronted with conductive paste on an electrode forming face-side where the electrodes 51b and 51c in the semiconductor chip 50 are formed. In a pressurizing/heating process, the electrode 51a is bonded to the stud bump 52a and the stud bump 52a to the pad 31 by solid-phase diffusion bonding, and the electrodes 51b and 51c are bonded to the conductive paste in the thermosetting resin film 21b by liquid-phase diffusion bonding.

Abstract translation: 要解决的问题：提供一种包含半导体芯片的布线板的制造方法，用于简化制造工艺并抑制对半导体芯片的应力。 解决方案：在电极51a中安装柱形凸块52a的半导体芯片50和形成有焊盘31的热固性树脂膜21b被布置成使得螺柱凸块52a经由热塑性树脂面对焊盘31 薄膜22b。 其中通孔填充有导电膏的热塑性树脂膜22c被设置成电极51b和51c在形成半导体芯片50中的电极51b和51c的电极形成面侧面上与导电浆料相对。 在加压/加热过程中，通过固相扩散接合将电极51a接合到凸块凸起52a和凸块52a到焊盘31，并且电极51b和51c与热固性树脂膜中的导电膏接合 21b通过液相扩散接合。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP4806356B2

公开(公告)日：2011-11-02

申请号：JP2006549654

申请日：2005-01-12

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： ファルーク、ムクタ、ジー ,  プリティマン、ケビン、エム ,  レディ、シュリニヴァーサ、エヌ

IPC: H05K3/46 ,  H01L23/06 ,  H01L23/10 ,  H01L23/12 ,  H01L23/13 ,  H01L23/15 ,  H01L23/498 ,  H05K1/00 ,  H05K1/03 ,  H05K1/11

CPC classification number: H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/0298 ,  H05K1/0306 ,  H05K1/113 ,  H05K2201/096 ,  H01L2924/00

公开(公告)号：JP4748161B2

公开(公告)日：2011-08-17

申请号：JP2007524522

申请日：2006-04-17

Applicant: 株式会社村田製作所

Inventor： 善和 及川 ,  孝義 吉川

IPC: H05K3/46

CPC classification number: H05K1/0265 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/81385 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01012 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/09701 ,  H01L2924/15174 ,  H01L2924/15192 ,  H01L2924/19105 ,  H05K1/0306 ,  H05K1/113 ,  H05K3/0029 ,  H05K3/107 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0352 ,  H05K2201/09227 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2201/10674 ,  H05K2203/0156 ,  Y10T29/49165 ,  H01L2224/0401

Abstract: A multilayer circuit board includes a laminate having a plurality of ceramic layers, and a wiring pattern disposed in the laminate, wherein a ceramic layer includes, as the wiring pattern, a fully penetrating via-hole conductor that vertically passes through the ceramic layers, and a serial partially penetrating via-hole conductor that is electrically connected to the fully penetrating via-hole conductor in the ceramic layers and does not pass completely through the ceramic layers.

公开(公告)号：JPWO2009119680A1

公开(公告)日：2011-07-28

申请号：JP2010505740

申请日：2009-03-25

Applicant: イビデン株式会社

Inventor： 竹中　芳紀 ,  芳紀 竹中 ,  中村　武志 ,  武志 中村 ,  貴光 服部 ,  貴光 服部

IPC: H05K3/46 ,  H05K3/00 ,  H05K3/10 ,  H05K3/18

CPC classification number: H05K1/0271 ,  H05K3/0032 ,  H05K3/0035 ,  H05K3/007 ,  H05K3/0097 ,  H05K3/045 ,  H05K3/107 ,  H05K3/205 ,  H05K3/465 ,  H05K3/4682 ,  H05K2201/0352 ,  H05K2201/0373 ,  H05K2201/096 ,  H05K2203/0156 ,  H05K2203/0228 ,  H05K2203/1536 ,  Y10T29/49155

Abstract: 本発明は、第1面側に設けられた第1導体回路用の第1凹部と、第1ビア導体用の第1開口部とを有する樹脂絶縁層と;前記第1凹部に形成されている第1導体回路と;前記樹脂絶縁層において前記第1面と反対側に位置する第2面上に形成されていて、電子部品を搭載するための部品搭載用パッドと;前記開口部に形成されており、前記部品搭載用パッドと前記第1導体回路とを接続する第1ビア導体と;を備えるプリント配線板であって、前記第1導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有しているプリント配線板及びその製造方法を提供すること目的とする。これによって、内層導体層にかかる応力が小さくなり、絶縁層内部へのクラックの発生を好適に抑制することができるとともに、基板の平坦性が確保される。

公开(公告)号：JP2011134890A

公开(公告)日：2011-07-07

申请号：JP2009292910

申请日：2009-12-24

Applicant: Shinko Electric Ind Co Ltd ,  新光電気工業株式会社

Inventor： YAMADA TOMOKO

IPC: H05K3/46 ,  H05K1/11 ,  H05K3/00 ,  H05K3/40

CPC classification number: H05K3/4652 ,  H05K3/421 ,  H05K2201/09527 ,  H05K2201/096

Abstract: PROBLEM TO BE SOLVED: To solve the problems of a conventional multilayer wiring board having vias formed by plating and a defect liable to exfoliate partially, or to form a void internally. SOLUTION: In the multilayer wiring board 20, wiring patterns 18, 28, and 28 of three layers are laminated with an insulating layer 12 therebetween, and the wiring patterns 28 and 28 on both sides sandwiching the intermediate wiring pattern 18 are connected electrically by a via 30 formed by filling plating metal in the through hole for via penetrating the intermediate wiring pattern 18 arranged in the middle of the wiring patterns 28 and 28 while penetrating the insulating layer 12. In the through hole for via, a small hole having a diameter smaller than the inner diameter of the bottom face of a recess formed in each of the insulating layers 12 and 12 sandwiching the intermediate wiring pattern 18 is bored in the intermediate wiring pattern 18 exposed to the bottom face of the recess, and the plating metals filling the respective recesses are connected integrally through the small holes to form the via 30. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：为了解决具有通过电镀形成的通孔和易于部分剥离的缺陷或在内部形成空隙的常规多层布线板的问题。 解决方案：在多层布线板20中，三层的布线图案18,28和28层叠有绝缘层12，并且夹着中间布线图案18的两侧的布线图案28和28被连接 通过在通孔中填充电镀金属而形成的通孔30进行电连接，用于穿过布置在布线图案28和28的中间的中间布线图案18，同时穿透绝缘层12.在通孔用通孔中， 直径小于在中间布线图案18中夹着中间布线图案18的每个绝缘层12和12中形成的凹部的底面的内径，在暴露于凹部的底面的中间布线图案18中钻孔， 填充各个凹部的电镀金属通过小孔整体连接以形成通孔30.版权所有（C）2011，JPO＆INPIT

公开(公告)号：JPWO2009093343A1

公开(公告)日：2011-05-26

申请号：JP2009550417

申请日：2008-03-17

Applicant: イビデン株式会社

Inventor： 宗太郎 伊藤 ,  宗太郎 伊藤 ,  通昌 高橋 ,  通昌 高橋 ,  幸信 三門 ,  幸信 三門

IPC: H05K3/46 ,  H05K1/02 ,  H05K9/00

CPC classification number: H05K1/185 ,  H01L23/49838 ,  H01L23/5383 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82045 ,  H01L2224/83385 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01088 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H05K1/0218 ,  H05K2201/0723 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09709 ,  H05K2201/10969 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 電磁干渉による電子部品の誤動作の発生を防止し、高密度の電子部品実装を可能にする多層配線板を提供する。特に、基板の一部の回路から発生する電磁波による干渉から、基板内の他の電子部品を保護する。多層配線板(1)は、導体回路(2)と絶縁層(11a、11b、12、13、14、15)が形成されて、絶縁層(11a、11b、12、13、14、15)で隔てられた導体回路(2)どうしがビア(3)を介して電気接続される多層配線基板と、絶縁層(11a、11b、12、13、14、15)に形成された凹部(21、22)と、凹部(21、22)の底面と側面の少なくとも一方に形成され表面が粗化された電磁シールド層(31、32、41a、41b、42)と、凹部(21、22)に収容された電子部品(4A、4B)と、を備える。

公开(公告)号：JPWO2009088000A1

公开(公告)日：2011-05-26

申请号：JP2009548919

申请日：2009-01-06

Applicant: 日本電気株式会社 ,  ルネサスエレクトロニクス株式会社

Inventor： 菊池　克 ,  克 菊池 ,  山道　新太郎 ,  新太郎 山道 ,  連也 川野 ,  連也 川野 ,  康志 副島 ,  康志 副島 ,  栗田　洋一郎 ,  洋一郎 栗田

IPC: H01L23/12

CPC classification number: H05K3/4647 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/48 ,  H01L2221/68345 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01046 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19041 ,  H05K1/113 ,  H05K3/108 ,  H05K3/205 ,  H05K3/28 ,  H05K3/4007 ,  H05K3/4682 ,  H05K2201/0367 ,  H05K2201/0376 ,  H05K2201/096 ,  H05K2203/0733 ,  Y10T29/49117 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: ビアでの接続信頼性を確保した信頼性の高い配線基板を提供することである。絶縁層と配線層が交互に積層するとともに、配線層間がビアによって電気的に接続された配線基板であって、第1面に設けられるとともに絶縁層に埋設された第1端子と、第1面の反対側の第2面に設けられるとともに絶縁層に埋設された第2端子と、絶縁層内に設けられるとともに第1端子に接触するランドと、を備え、ランドと、絶縁層を介して設けられる配線層との間を電気的に接続するビアは、ランド側の端部に接続界面が存在せず、配線層側の端部に接続界面が存在する(図1)。

公开(公告)号：JP2011091423A

公开(公告)日：2011-05-06

申请号：JP2010277050

申请日：2010-12-13

Applicant: Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

Inventor： IKEGUCHI NOBUYUKI ,  SOHN KEUNGJIN ,  SHIN JOON-SIK

IPC: H05K3/46 ,  H01L23/12 ,  H05K1/02 ,  H05K3/28

CPC classification number: H05K1/0271 ,  H01L23/5383 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K3/4602 ,  H05K3/4641 ,  H05K3/4652 ,  H05K3/4688 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2201/068 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2201/10674 ,  H05K2203/061 ,  Y10T29/49149 ,  Y10T29/49155 ,  H01L2224/05599

Abstract: PROBLEM TO BE SOLVED: To provide a multilayered printed circuit board and a method of fabricating the printed circuit board that can provide high reliability, since stress-relieving insulation layers can prevent bending and warpage, etc., in the board overall. SOLUTION: The method of fabricating the multilayered printed circuit board can include the steps of: providing a core substrate, which has an outer circuit, and which has a thermal expansion coefficient of 10 to 20 ppm/°C at -60 to 150°C; stacking a stress-relieving insulation layer, which has a thermal expansion coefficient of -20 to 6 ppm/°C, on either outer side of the core substrate; and forming a metal layer on the insulation layer and then forming a pad, and electrically connecting the pad with the outer circuit. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：为了提供能够提供高可靠性的多层印刷电路板和制造印刷电路板的方法，因为应力消除绝缘层可以防止板的弯曲和翘曲等。 解决方案：制造多层印刷电路板的方法可以包括以下步骤：提供具有外部电路的芯基板，并且在-60至10℃时具有10至20ppm /℃的热膨胀系数 150℃; 在芯基板的任一外侧堆叠热膨胀系数为-20〜6ppm /℃的应力消除绝缘层; 以及在所述绝缘层上形成金属层，然后形成焊盘，并将焊盘与外部电路电连接。 版权所有（C）2011，JPO＆INPIT