公开(公告)号：US20130087914A1

公开(公告)日：2013-04-11

申请号：US13253845

申请日：2011-10-05

申请人： Chung-Ying YANG ,  Hsien-Wei CHEN ,  Tsung-Yuan YU ,  Shih-Wei LIANG

发明人： Chung-Ying YANG ,  Hsien-Wei CHEN ,  Tsung-Yuan YU ,  Shih-Wei LIANG

IPC分类号： H01L23/48 ,  H01L21/60

CPC分类号： H01L23/3142 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L21/76895 ,  H01L23/3114 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L23/564 ,  H01L23/585 ,  H01L24/05 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2224/05552

摘要： A wafer level chip scale package (WLCSP) includes a semiconductor device including an active surface having a contact pad, and side surfaces. A mold covers the side surfaces of the semiconductor device. A RDL structure includes a first PPI line electrically connected to the contact pad and extending on the active surface of the semiconductor device. A UBM layer is formed over and electrically connected to the first PPI line. A seal ring structure extends around the upper periphery of the semiconductor device on the mold. The seal ring structure includes a seal layer extending on the same level as at least one of the first PPI line and the UBM layer. A method of manufacturing a WLCSP includes forming a re-routing laminated structure by simultaneously forming an interconnection line and a seal layer on the molded semiconductor devices.

摘要翻译： 晶片级芯片级封装（WLCSP）包括具有接触焊盘的有源表面和侧表面的半导体器件。 模具覆盖半导体器件的侧表面。 RDL结构包括电连接到接触焊盘并在半导体器件的有源表面上延伸的第一PPI线。 UBM层形成在第一PPI线之上并电连接到第一PPI线。 密封环结构围绕模具上的半导体器件的上周围延伸。 密封环结构包括在与第一PPI线和UBM层中的至少一个相同的高度上延伸的密封层。 制造WLCSP的方法包括通过在模制的半导体器件上同时形成互连线和密封层来形成再布线层压结构。

公开(公告)号：US20130113097A1

公开(公告)日：2013-05-09

申请号：US13291550

申请日：2011-11-08

申请人： Tsung-Yuan YU ,  Hsien-Wei CHEN ,  Ying-Ju CHEN ,  Shih-Wei LIANG

发明人： Tsung-Yuan YU ,  Hsien-Wei CHEN ,  Ying-Ju CHEN ,  Shih-Wei LIANG

IPC分类号： H01L23/498 ,  H01L21/28

CPC分类号： H01L24/14 ,  G06F2217/40 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/02311 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/1405 ,  H01L2224/14133 ,  H01L2224/14517 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17517 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/1203 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/3512 ,  H01L2924/37001 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01024 ,  H01L2924/01079 ,  H01L2924/01028 ,  H01L2924/00 ,  H01L2224/05552

摘要： In a method of improving ball strength of a semiconductor device, a ball pattern of a plurality of connection balls to be formed as electrical connections for the semiconductor device is received. The pattern includes a number of columns and rows crossing each other. The balls are arranged at intersections of the columns and rows. An arrangement of balls in a region of the ball pattern is modified so that the region includes no isolated balls.

摘要翻译： 在提高半导体器件的球强度的方法中，接收要形成为半导体器件的电连接的多个连接球的球形图案。 该图案包括彼此交叉的多个列和行。 球排列在列和行的交点处。 在球形图案的区域中的球的布置被修改，使得该区域不包括孤立的球。

公开(公告)号：US20130093077A1

公开(公告)日：2013-04-18

申请号：US13272540

申请日：2011-10-13

申请人： Shih-Wei LIANG ,  Hsien-Wei CHEN ,  Ying-Ju CHEN ,  Tsung-Yuan YU ,  Mirng-Ji LII

发明人： Shih-Wei LIANG ,  Hsien-Wei CHEN ,  Ying-Ju CHEN ,  Tsung-Yuan YU ,  Mirng-Ji LII

IPC分类号： H01L23/48 ,  H01L23/52

CPC分类号： H01L24/11 ,  H01L21/76841 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/525 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/02235 ,  H01L2224/02255 ,  H01L2224/0226 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05571 ,  H01L2224/05609 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81191 ,  H01L2224/81411 ,  H01L2224/81413 ,  H01L2224/81416 ,  H01L2224/81439 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15788 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/01082 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2224/05552 ,  H01L2924/00

摘要： A semiconductor device includes a passivation layer, a first protective layer, an interconnect layer, and a second protective layer successively formed on a semiconductor substrate. The interconnect layer has an exposed portion, on which a barrier layer and a solder bump are formed. At least one of the passivation layer, the first protective layer, the interconnect layer and the second protective layer includes at least one slot formed in a region outside a conductive pad region.

摘要翻译： 半导体器件包括依次形成在半导体衬底上的钝化层，第一保护层，互连层和第二保护层。 互连层具有暴露部分，其上形成有阻挡层和焊料凸块。 钝化层，第一保护层，互连层和第二保护层中的至少一个包括形成在导电焊盘区域外的区域中的至少一个槽。

公开(公告)号：US20130043598A1

公开(公告)日：2013-02-21

申请号：US13212536

申请日：2011-08-18

申请人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Tsung-Yuan YU ,  Shih-Wei LIANG

发明人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Tsung-Yuan YU ,  Shih-Wei LIANG

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L23/291 ,  H01L23/3192 ,  H01L23/5226 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05008 ,  H01L2224/05096 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/48666 ,  H01L2224/48681 ,  H01L2224/48684 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2224/48866 ,  H01L2224/48881 ,  H01L2224/48884 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00

摘要： Mechanisms of forming a bond pad structure are provided. The bond pad has a recess region, which is formed by an opening in the passivation layer underneath the bond pad. An upper passivation layer covers at least the recess region of the bond pad to reduce trapping of patterning and/or etching residues in the recess region. As a result, the likelihood of bond pad corrosion is reduced.

摘要翻译： 提供了形成接合焊盘结构的机理。 接合焊盘具有凹陷区域，该凹陷区域由接合焊盘下方的钝化层中的开口形成。 上钝化层至少覆盖接合焊盘的凹陷区域，以减少凹陷区域中图案化和/或蚀刻残留物的捕获。 结果，焊盘腐蚀的可能性降低。

公开(公告)号：US20120175728A1

公开(公告)日：2012-07-12

申请号：US13004261

申请日：2011-01-11

申请人： Ching-Jung YANG ,  Yu-Wen LIU ,  Michael Shou-Ming TONG ,  Hsien-Wei CHEN ,  Chung-Ying YANG ,  Tsung-Yuan YU

发明人： Ching-Jung YANG ,  Yu-Wen LIU ,  Michael Shou-Ming TONG ,  Hsien-Wei CHEN ,  Chung-Ying YANG ,  Tsung-Yuan YU

IPC分类号： H01L23/00 ,  H01L21/31

CPC分类号： H01L23/564 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a substrate having a circuit region and a seal ring region. The seal ring region surrounds the circuit region. A seal ring structure is disposed over the seal ring region. The seal ring structure has a first portion and a second portion above the first portion. The first portion has a width W1, and the second portion has a width W2. The width W1 is less than the width W2.

摘要翻译： 半导体器件包括具有电路区域和密封环区域的衬底。 密封圈区域围绕电路区域。 密封环结构设置在密封环区域的上方。 密封环结构具有在第一部分上方的第一部分和第二部分。 第一部分具有宽度W1，第二部分具有宽度W2。 宽度W1小于宽度W2。

公开(公告)号：US20130270698A1

公开(公告)日：2013-10-17

申请号：US13448217

申请日：2012-04-16

申请人： Hsien-Wei CHEN ,  Ying-Ju CHEN ,  Tsung-Yuan YU ,  Yu-Feng CHEN ,  Tsung-Ding WANG

发明人： Hsien-Wei CHEN ,  Ying-Ju CHEN ,  Tsung-Yuan YU ,  Yu-Feng CHEN ,  Tsung-Ding WANG

IPC分类号： H01L23/488 ,  H01L21/28

CPC分类号： H01L24/06 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05541 ,  H01L2224/05548 ,  H01L2224/05552 ,  H01L2224/05567 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/0603 ,  H01L2224/06131 ,  H01L2224/06133 ,  H01L2224/06179 ,  H01L2224/1134 ,  H01L2224/13005 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13166 ,  H01L2224/13181 ,  H01L2224/16145 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/1306 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/207 ,  H01L2924/206

摘要： A semiconductor device includes a semiconductor die having first and second conductive pads, and a substrate having third and fourth bonding pads. A width ratio of the first conductive pad over the third bonding pad at an inner region is different from a width ratio of the second conductive pad over the fourth bonding pad at an outer region.

摘要翻译： 半导体器件包括具有第一和第二导电焊盘的半导体管芯，以及具有第三和第四焊盘的衬底。 第一导电焊盘在内部区域的第三接合焊盘上的宽度比不同于外部区域处的第四接合焊盘上的第二导电焊盘的宽度比。

公开(公告)号：US20120261662A1

公开(公告)日：2012-10-18

申请号：US13085745

申请日：2011-04-13

申请人： Shih-Wei LIANG ,  Yu-Wen LIU ,  Hsien-Wei CHEN

发明人： Shih-Wei LIANG ,  Yu-Wen LIU ,  Hsien-Wei CHEN

IPC分类号： H01L23/498 ,  H01L21/768

CPC分类号： H01L25/0657 ,  H01L22/34 ,  H01L23/522 ,  H01L24/14 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05096 ,  H01L2224/05572 ,  H01L2224/14131 ,  H01L2224/14179 ,  H01L2224/14515 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2224/05552

摘要： An integrated circuit system comprising a first integrated and at least one of a second integrated circuit, interposer or printed circuit board. The first integrated circuit further comprising a wiring stack, bond pads electrically connected to the wiring stack, and bump balls formed on the bond pads. First portions of the wiring stack and the bond pads form a functional circuit, and second portions of the wiring stack and the bond pads form a test circuit. A portion of the bump balls comprising dummy bump balls. The dummy bump balls electrically connected to the second portions of the wiring stack and the bond pads. The at least one of the second integrated circuit, interposer orprinted circuit board forming a portion of the test circuit.

摘要翻译： 一种集成电路系统，包括第一集成电路和第二集成电路，插入器或印刷电路板中的至少一个。 第一集成电路还包括布线堆叠，电连接到布线堆叠的接合焊盘以及形成在接合焊盘上的凸块球。 布线堆叠和接合焊盘的第一部分形成功能电路，并且布线堆叠和接合焊盘的第二部分形成测试电路。 凸块球的一部分包括虚拟凸块球。 虚拟凸块球电连接到布线堆叠的第二部分和接合垫。 形成测试电路的一部分的第二集成电路，插入器或印刷电路板中的至少一个。

公开(公告)号：US20130270710A1

公开(公告)日：2013-10-17

申请号：US13445229

申请日：2012-04-12

申请人： Hsien-Wei CHEN ,  Chung-Ying YANG

发明人： Hsien-Wei CHEN ,  Chung-Ying YANG

IPC分类号： H01L23/48 ,  G06F17/50

CPC分类号： H01L23/585 ,  H01L23/3171 ,  H01L23/5283 ,  H01L23/562 ,  H01L23/564 ,  H01L2224/02165 ,  H01L2224/02166 ,  H01L2924/0002 ,  H01L2924/00

摘要： A customized seal ring for a semiconductor device is formed of multiple seal ring cells that are selected and arranged to produce a seal ring design. The cells include first cells that are coupled to ground and second cells that are not coupled to ground. The second cells that are not coupled to ground, include a higher density of metal features in an inner portion thereof, than the first seal ring cells. Dummy metal vias and other metal features that may be present in the inner portion of the second seal ring cells are absent from the inner portion of the first seal ring cells that are coupled to ground. The seal ring design may include various arrangements, including alternating and repeating sequences of the different seal ring cells.

摘要翻译： 用于半导体器件的定制密封环由多个密封环电池形成，所述多个密封环电池被选择和布置以产生密封环设计。 这些电池包括耦合到地的第一个电池和不耦合到地的第二个电池。 与第一密封环电池相比，没有耦合到地面的第二电池在其内部包括更高密度的金属特征。 可能存在于第二密封环单元的内部的虚拟金属通孔和其它金属特征不存在于耦合到地的第一密封环单元的内部。 密封环设计可以包括各种布置，包括不同密封环单元的交替和重复序列。

公开(公告)号：US20130048980A1

公开(公告)日：2013-02-28

申请号：US13219369

申请日：2011-08-26

申请人： Chung-Ying YANG ,  Hsien-Wei CHEN

发明人： Chung-Ying YANG ,  Hsien-Wei CHEN

IPC分类号： H01L23/544

CPC分类号： H01L21/76895 ,  H01L22/32 ,  H01L22/34 ,  H01L23/564 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit includes a seal ring structure disposed around a circuit that is disposed over a substrate. A first pad is electrically coupled with the seal ring structure. A leakage current test structure is disposed adjacent to the seal ring structure. A second pad electrically coupled with the leakage current test structure, wherein the leakage current test structure is configured to provide a leakage current test between the seal ring structure and the leakage current test structure.

摘要翻译： 集成电路包括设置在基板周围的电路周围的密封环结构。 第一垫片与密封环结构电耦合。 泄漏电流测试结构邻近密封环结构设置。 与泄漏电流测试结构电耦合的第二焊盘，其中所述漏电流测试结构被配置为在所述密封环结构和所述泄漏电流测试结构之间提供泄漏电流测试。

公开(公告)号：US20100171203A1

公开(公告)日：2010-07-08

申请号：US12349901

申请日：2009-01-07

申请人： Hsien-Wei CHEN ,  Shin-Puu Jeng ,  Hung-Jung Tu ,  Wen-Chih Chiou

发明人： Hsien-Wei CHEN ,  Shin-Puu Jeng ,  Hung-Jung Tu ,  Wen-Chih Chiou

IPC分类号： H01L25/065 ,  H01L23/48

CPC分类号： H01L25/0657 ,  H01L23/481 ,  H01L23/585 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/15311

摘要： A die includes a seal-ring structure below a substrate. The seal-ring structure is disposed around at least one substrate region. At least one means for substantially preventing ion diffusion into the substrate region. The at least one means is coupled with the seal-ring structure.

摘要翻译： 模具包括在基底下方的密封环结构。 密封环结构围绕至少一个基底区域设置。 至少一种用于基本上防止离子扩散进入衬底区域的装置。 至少一个装置与密封环结构联接。