公开(公告)号：US20110057297A1

公开(公告)日：2011-03-10

申请号：US12875382

申请日：2010-09-03

申请人： Jung-Do Lee ,  Jongkook Kim ,  Seok Won Lee ,  Jaesik Lee ,  Hohyeuk Im ,  Su-min Park

发明人： Jung-Do Lee ,  Jongkook Kim ,  Seok Won Lee ,  Jaesik Lee ,  Hohyeuk Im ,  Su-min Park

IPC分类号： H01L23/544

CPC分类号： H01L21/78 ,  H01L23/562 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a semiconductor chip. The semiconductor chip includes a semiconductor substrate including a main chip region and a scribe lane region surrounding the main chip region. An insulating layer is disposed over the semiconductor substrate. A guard ring is disposed in the insulating layer in the scribe lane region. The guard ring surrounds at least a portion of the main chip region. The guard ring has a brittleness greater than a brittleness of the insulating layer.

摘要翻译： 提供了一种半导体芯片。 半导体芯片包括包括主芯片区域和围绕主芯片区域的划线通道区域的半导体衬底。 绝缘层设置在半导体衬底上。 保护环设置在划线区域的绝缘层中。 防护环围绕主芯片区域的至少一部分。 保护环的脆性大于绝缘层的脆性。

公开(公告)号：US08354735B2

公开(公告)日：2013-01-15

申请号：US12875382

申请日：2010-09-03

申请人： Jung-Do Lee ,  Jongkook Kim ,  Seok Won Lee ,  Jaesik Lee ,  Hohyeuk Im ,  Su-min Park

发明人： Jung-Do Lee ,  Jongkook Kim ,  Seok Won Lee ,  Jaesik Lee ,  Hohyeuk Im ,  Su-min Park

IPC分类号： H01L23/544

CPC分类号： H01L21/78 ,  H01L23/562 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a semiconductor chip. The semiconductor chip includes a semiconductor substrate including a main chip region and a scribe lane region surrounding the main chip region. An insulating layer is disposed over the semiconductor substrate. A guard ring is disposed in the insulating layer in the scribe lane region. The guard ring surrounds at least a portion of the main chip region. The guard ring has a brittleness greater than a brittleness of the insulating layer.

摘要翻译： 提供了一种半导体芯片。 半导体芯片包括包括主芯片区域和围绕主芯片区域的划线通道区域的半导体衬底。 绝缘层设置在半导体衬底上。 保护环设置在划线区域的绝缘层中。 防护环围绕主芯片区域的至少一部分。 保护环的脆性大于绝缘层的脆性。

公开(公告)号：US09252095B2

公开(公告)日：2016-02-02

申请号：US13922722

申请日：2013-06-20

申请人： Jongkook Kim ,  Su-min Park ,  Soojeoung Park ,  Bona Baek ,  Hohyeuk Im ,  Byoungwook Jang ,  Yoonha Jung

发明人： Jongkook Kim ,  Su-min Park ,  Soojeoung Park ,  Bona Baek ,  Hohyeuk Im ,  Byoungwook Jang ,  Yoonha Jung

IPC分类号： H01L23/498 ,  H01L21/56 ,  H01L23/00 ,  H01L23/13 ,  H01L25/065 ,  H01L25/10 ,  H01L23/31

CPC分类号： H01L23/3107 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

摘要： Provided are a semiconductor package and a method of fabricating the same. The package substrate includes a hole, which may be used to form a mold layer without any void. The mold layer may be partially removed to expose a lower conductive pattern. Accordingly, it is possible to improve routability of solder balls.

摘要翻译： 提供半导体封装及其制造方法。 封装基板包括孔，其可用于形成没有任何空隙的模具层。 可以部分去除模具层以暴露下部导电图案。 因此，可以提高焊球的布线性。

公开(公告)号：US20160111347A1

公开(公告)日：2016-04-21

申请号：US14984519

申请日：2015-12-30

申请人： Jongkook Kim ,  Su-min Park ,  Soojeoung Park ,  Bona Baek ,  Hohyeuk Im ,  Byoungwook Jang ,  Yoonha Jung

发明人： Jongkook Kim ,  Su-min Park ,  Soojeoung Park ,  Bona Baek ,  Hohyeuk Im ,  Byoungwook Jang ,  Yoonha Jung

IPC分类号： H01L23/31 ,  H01L23/538

CPC分类号： H01L23/3107 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

摘要： Provided are a semiconductor package and a method of fabricating the same. The package substrate includes a hole, which may be used to form a mold layer without any void. The mold layer may be partially removed to expose a lower conductive pattern. Accordingly, it is possible to improve routability of solder balls.

摘要翻译： 提供半导体封装及其制造方法。 封装基板包括孔，其可用于形成没有任何空隙的模具层。 可以部分去除模具层以暴露下部导电图案。 因此，可以提高焊球的布线性。

公开(公告)号：US09370098B2

公开(公告)日：2016-06-14

申请号：US14569845

申请日：2014-12-15

申请人： Byoung Wook Jang ,  Jongkook Kim ,  Su-min Park

发明人： Byoung Wook Jang ,  Jongkook Kim ,  Su-min Park

IPC分类号： H05K1/11 ,  H01L23/00 ,  H01L23/498

CPC分类号： H05K1/111 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/14 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2924/15311 ,  H05K2201/09227 ,  H05K2201/094 ,  H05K2201/10674 ,  Y02P70/611

摘要： Packages substrates are provided. The package substrates may include a substrate and a set of leads disposed on the substrate. The set of lead may include a first lead, a second lead and a third lead, which are sequentially disposed along a first direction. Each of the first lead, the second lead and the third lead may extend along a second direction that is different from the first direction. The first lead and the second lead may be spaced apart at a first distance, and the second lead and the third lead may be spaced apart at a second distance that is less than the first distance.

摘要翻译： 提供包装底物。 封装衬底可以包括衬底和设置在衬底上的一组引线。 该组引线可以包括沿着第一方向依次布置的第一引线，第二引线和第三引线。 第一引线，第二引线和第三引线中的每一个可沿与第一方向不同的第二方向延伸。 第一引线和第二引线可以以第一距离间隔开，并且第二引线和第三引线可以以小于第一距离的第二距离间隔开。

公开(公告)号：US08304876B2

公开(公告)日：2012-11-06

申请号：US12461456

申请日：2009-08-12

申请人： Hak-Kyoon Byun ,  Taehoon Kim ,  Jongkook Kim ,  Sang-Uk Han ,  Jung-Do Lee ,  Seonhyang You

发明人： Hak-Kyoon Byun ,  Taehoon Kim ,  Jongkook Kim ,  Sang-Uk Han ,  Jung-Do Lee ,  Seonhyang You

IPC分类号： H01L25/11

CPC分类号： H01L25/105 ,  H01L23/49816 ,  H01L23/5387 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1064 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Provided is a semiconductor package and a method for fabricating the semiconductor package. The semiconductor package may include a first package having a first semiconductor chip mounted on a first substrate and a second package having a second semiconductor chip mounted on a second substrate, the second substrate being bent to cover a side of the first package to contact the first substrate such that the first and second packages are connected electrically.

摘要翻译： 提供半导体封装和制造半导体封装的方法。 半导体封装可以包括具有安装在第一基板上的第一半导体芯片的第一封装和安装在第二基板上的第二半导体芯片的第二封装，所述第二基板弯曲以覆盖第一封装的一侧以接触第一封装 基板，使得第一和第二封装电连接。

公开(公告)号：US20100038765A1

公开(公告)日：2010-02-18

申请号：US12461456

申请日：2009-08-12

申请人： Hak-Kyoon Byun ,  Taehoon Kim ,  Jongkook Kim ,  Sang-Uk Han ,  Jung-Do Lee ,  Seonhyang You

发明人： Hak-Kyoon Byun ,  Taehoon Kim ,  Jongkook Kim ,  Sang-Uk Han ,  Jung-Do Lee ,  Seonhyang You

IPC分类号： H01L25/11

CPC分类号： H01L25/105 ,  H01L23/49816 ,  H01L23/5387 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1064 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Provided is a semiconductor package and a method for fabricating the semiconductor package. The semiconductor package may include a first package having a first semiconductor chip mounted on a first substrate and a second package having a second semiconductor chip mounted on a second substrate, the second substrate being bent to cover a side of the first package to contact the first substrate such that the first and second packages are connected electrically.

摘要翻译： 提供半导体封装和制造半导体封装的方法。 半导体封装可以包括具有安装在第一基板上的第一半导体芯片的第一封装和安装在第二基板上的第二半导体芯片的第二封装，所述第二基板弯曲以覆盖第一封装的一侧以接触第一封装 基板，使得第一和第二封装电连接。

公开(公告)号：US09355931B2

公开(公告)日：2016-05-31

申请号：US14516764

申请日：2014-10-17

申请人： Jongkook Kim ,  Jangwoo Lee ,  Kyoungsei Choi ,  Sayoon Kang ,  Donghan Kim ,  Hwanggil Shim

发明人： Jongkook Kim ,  Jangwoo Lee ,  Kyoungsei Choi ,  Sayoon Kang ,  Donghan Kim ,  Hwanggil Shim

IPC分类号： H01L21/00 ,  H01L23/36 ,  H01L23/42 ,  H01L23/498 ,  H01L25/10 ,  H01L23/552

CPC分类号： H01L23/36 ,  H01L23/42 ,  H01L23/49816 ,  H01L23/552 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： Package-on-package (POP) devices and methods of manufacturing the POP devices are provided. In the POP devices, a thermal interface material layer disposed between lower and upper semiconductor packages may contact about 70% or greater of an area of a top surface of a lower semiconductor chip. According to methods, the upper semiconductor package may be mounted on the lower semiconductor chip using a weight.

摘要翻译： 提供封装（POP）设备和制造POP设备的方法。 在POP装置中，设置在下半导体封装和上半导体封装之间的热界面材料层可以接触下半导体芯片的顶表面的大约70％或更大的面积。 根据方法，上半导体封装可以使用重量安装在下半导体芯片上。

公开(公告)号：US20140374900A1

公开(公告)日：2014-12-25

申请号：US14242094

申请日：2014-04-01

申请人： Heungkyu Kwon ,  Jongkook Kim

发明人： Heungkyu Kwon ,  Jongkook Kim

IPC分类号： H01L23/498

CPC分类号： H01L25/50 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/481 ,  H01L23/49816 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05553 ,  H01L2224/05564 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/06517 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17517 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

摘要： A semiconductor package includes memory I/O bumps and power/ground voltage bumps which are disposed at different positions from each other. In the semiconductor package, memory chips are disposed side by side, and a passivation layer is interposed between a conductive pad and a bump.

摘要翻译： 半导体封装包括设置在彼此不同位置的存储器I / O凸块和电源/接地电压凸块。 在半导体封装中，存储芯片并排布置，并且钝化层插入在导电焊盘和凸块之间。

公开(公告)号：US20150028477A1

公开(公告)日：2015-01-29

申请号：US14283828

申请日：2014-05-21

申请人： Yoonha Jung ,  Jongkook Kim ,  Bona Baek ,  Heeseok Lee ,  Kyoungsei Choi

发明人： Yoonha Jung ,  Jongkook Kim ,  Bona Baek ,  Heeseok Lee ,  Kyoungsei Choi

IPC分类号： H01L23/12 ,  H01L23/00

CPC分类号： H01L23/5389 ,  H01L23/3114 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L25/105 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/3224 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83424 ,  H01L2224/83444 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2224/83471 ,  H01L2224/8385 ,  H01L2225/0651 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A semiconductor package includes a first plate having a through hole therein, at least one interconnection layer disposed on a first surface of the first plate, and at least one semiconductor chip disposed on the at least one interconnection layer in a space defined by the through hole and electrically connected to the least one interconnection layer. The package further includes a second plate disposed on the at least one semiconductor chip and a second surface of the first plate on a side of the first plate opposite the first surface, and at least one conductive pad disposed on the second surface of the first plate and electrically connected to the at least one interconnection layer.

摘要翻译： 半导体封装包括其中具有通孔的第一板，设置在第一板的第一表面上的至少一个互连层，以及至少一个半导体芯片，该半导体芯片设置在由通孔限定的空间中的至少一个互连层上 并且电连接到所述至少一个互连层。 所述封装还包括设置在所述至少一个半导体芯片上的第二板和所述第一板的与所述第一表面相对的一侧上的所述第一板的第二表面，以及设置在所述第一板的第二表面上的至少一个导电垫 并且电连接到所述至少一个互连层。