公开(公告)号：US20090256257A1

公开(公告)日：2009-10-15

申请号：US12102035

申请日：2008-04-14

申请人： Timothy Harrison Daubenspeck ,  Jeffrey Peter Gambino ,  Christopher David Muzzy ,  David L. Questad ,  Wolfgang Sauter

发明人： Timothy Harrison Daubenspeck ,  Jeffrey Peter Gambino ,  Christopher David Muzzy ,  David L. Questad ,  Wolfgang Sauter

IPC分类号： H01L23/52 ,  H01L23/488 ,  H01L21/44

CPC分类号： H01L23/53295 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/023 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043

摘要： A structure and a method for forming the same. The structure includes a first dielectric layer, an electrically conductive bond pad on the first dielectric layer, and a second dielectric layer on top of the first dielectric layer and the electrically conductive bond pad. The electrically conductive bond pad is sandwiched between the first and second dielectric layers. The second dielectric layer includes N separate final via openings such that a top surface of the electrically conductive bond pad is exposed to a surrounding ambient through each final via opening of the N separate final via openings. N is a positive integer greater than 1.

摘要翻译： 一种结构及其形成方法。 该结构包括第一电介质层，第一电介质层上的导电接合焊盘，以及在第一电介质层和导电接合焊盘顶部的第二电介质层。 导电接合焊盘夹在第一和第二电介质层之间。 第二电介质层包括N个独立的最终通路孔，使得导电接合焊盘的顶表面暴露于通过N个单独的最终通孔的每个最终通孔的周围环境。 N是大于1的正整数。

公开(公告)号：US07256503B2

公开(公告)日：2007-08-14

申请号：US11276380

申请日：2006-02-27

申请人： Timothy Harrison Daubenspeck ,  Jeffrey Peter Gambino ,  Christopher David Muzzy ,  Wolfgang Sauter ,  David L. Questad

发明人： Timothy Harrison Daubenspeck ,  Jeffrey Peter Gambino ,  Christopher David Muzzy ,  Wolfgang Sauter ,  David L. Questad

IPC分类号： H01L23/48

CPC分类号： H01L21/563 ,  H01L23/3128 ,  H01L24/10 ,  H01L24/13 ,  H01L24/14 ,  H01L24/17 ,  H01L24/29 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/0603 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/14 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81194 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83194 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/3512

摘要： A semiconductor structure and method for forming the same. The semiconductor structure includes (a) a substrate and (b) a chip which includes N chip solder balls, N is a positive integer, and the N chip solder balls are in electrical contact with the substrate. The semiconductor structure further includes (c) first, second, third, and fourth corner underfill regions which are respectively at first, second, third, and fourth corners of the chip, and sandwiched between the chip and the substrate. The semiconductor structure further includes (d) a main underfill region sandwiched between the chip and the substrate. The first, second, third, and fourth corner underfill regions, and the main underfill region occupy essentially an entire space between the chip and the substrate. A corner underfill material of the first, second, third, and fourth corner underfill regions is different from a main underfill material of the main underfill region.

摘要翻译： 一种半导体结构及其形成方法。 半导体结构包括（a）基板和（b）包括N个芯片焊球，N是正整数的芯片，并且N个芯片焊球与基板电接触。 半导体结构还包括（c）分别在芯片的第一，第二，第三和第四角部处并夹在芯片和基板之间的第一，第二，第三和第四角底部填充区域。 半导体结构还包括（d）夹在芯片和衬底之间的主要底部填充区域。 第一，第二，第三和第四角底部填充区域，并且主底部填充区域基本上占据芯片和基板之间的整个空间。 第一，第二，第三和第四角底部填充区域的角底层填充材料与主要底部填充区域的主要底部填充材料不同。

公开(公告)号：US07859122B2

公开(公告)日：2010-12-28

申请号：US12102035

申请日：2008-04-14

申请人： Timothy Harrison Daubenspeck ,  Jeffrey Peter Gambino ,  Christopher David Muzzy ,  David L. Questad ,  Wolfgang Sauter

发明人： Timothy Harrison Daubenspeck ,  Jeffrey Peter Gambino ,  Christopher David Muzzy ,  David L. Questad ,  Wolfgang Sauter

IPC分类号： H01L23/48

CPC分类号： H01L23/53295 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/023 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043

摘要： A structure and a method for forming the same. The structure includes a first dielectric layer, an electrically conductive bond pad on the first dielectric layer, and a second dielectric layer on top of the first dielectric layer and the electrically conductive bond pad. The electrically conductive bond pad is sandwiched between the first and second dielectric layers. The second dielectric layer includes N separate final via openings such that a top surface of the electrically conductive bond pad is exposed to a surrounding ambient through each final via opening of the N separate final via openings. N is a positive integer greater than 1.

摘要翻译： 一种结构及其形成方法。 该结构包括第一电介质层，第一电介质层上的导电接合焊盘，以及在第一电介质层和导电接合焊盘顶部的第二电介质层。 导电接合焊盘夹在第一和第二电介质层之间。 第二电介质层包括N个独立的最终通路孔，使得导电接合焊盘的顶表面暴露于通过N个单独的最终通孔的每个最终通孔的周围环境。 N是大于1的正整数。

公开(公告)号：US07439170B1

公开(公告)日：2008-10-21

申请号：US12044692

申请日：2008-03-07

申请人： Timothy Harrison Daubenspeck ,  Wolfgang Sauter ,  Jeffrey P. Gambino ,  David L. Questad

发明人： Timothy Harrison Daubenspeck ,  Wolfgang Sauter ,  Jeffrey P. Gambino ,  David L. Questad

IPC分类号： H01L21/44

CPC分类号： H01L24/05 ,  H01L23/3171 ,  H01L23/5226 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/562 ,  H01L24/03 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05082 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05655 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15787 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/05552 ,  H01L2924/00

摘要： A design structure to provide a package for a semiconductor chip that minimizes the stresses and strains that arise from differential thermal expansion in chip to substrate or chip to card interconnections. An improved set of design structure vias above the final copper metallization level that mitigate shocks during semiconductor assembly and testing. Other embodiments include design structures having varying micro-mechanical support structures that further minimize stress and strain in the semiconductor package.

摘要翻译： 提供用于半导体芯片的封装的设计结构，其使从芯片到衬底或芯片到卡互连的差分热膨胀产生的应力和应变最小化。 在最终铜金属化水平之上的一组改进的设计结构通孔，可减轻半导体组装和测试期间的冲击。 其他实施例包括具有变化的微机械支撑结构的设计结构，其进一步最小化半导体封装中的应力和应变。

公开(公告)号：US07545050B1

公开(公告)日：2009-06-09

申请号：US12183369

申请日：2008-07-31

申请人： Timothy Harrison Daubenspeck ,  Wolfgang Sauter ,  Jeffrey P. Gambino ,  David L. Questad

发明人： Timothy Harrison Daubenspeck ,  Wolfgang Sauter ,  Jeffrey P. Gambino ,  David L. Questad

IPC分类号： H01L23/48

CPC分类号： H01L24/05 ,  H01L23/3171 ,  H01L23/5226 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/562 ,  H01L24/03 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05082 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05655 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15787 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/05552 ,  H01L2924/00

摘要： A design structure to provide a package for a semiconductor chip that minimizes the stresses and strains that arise from differential thermal expansion in chip to substrate or chip to card interconnections. An improved set of design structure vias above the final copper metallization level that mitigate shocks during semiconductor assembly and testing. Other embodiments include design structures having varying micro-mechanical support structures that further minimize stress and strain in the semiconductor package.

摘要翻译： 提供用于半导体芯片的封装的设计结构，其使从芯片到衬底或芯片到卡互连的差分热膨胀产生的应力和应变最小化。 在最终铜金属化水平之上的一组改进的设计结构通孔，可减轻半导体组装和测试期间的冲击。 其他实施例包括具有变化的微机械支撑结构的设计结构，其进一步最小化半导体封装中的应力和应变。

公开(公告)号：US20120083114A1

公开(公告)日：2012-04-05

申请号：US12897826

申请日：2010-10-05

申请人： ERIC DANIEL PERFECTO ,  Harry David Cox ,  Timothy Harrison Daubenspeck ,  David L. Questad ,  Brian Richard Sundlof

发明人： ERIC DANIEL PERFECTO ,  Harry David Cox ,  Timothy Harrison Daubenspeck ,  David L. Questad ,  Brian Richard Sundlof

IPC分类号： H01L21/768

CPC分类号： H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02166 ,  H01L2224/0219 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05083 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05562 ,  H01L2224/05567 ,  H01L2224/05647 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/00015 ,  H01L2924/01074 ,  H01L2924/06 ,  H01L2924/053 ,  H01L2924/01047 ,  H01L2224/05552 ,  H01L2924/00

摘要： A method for reducing stress on under ball metallurgy (UBM) is disclosed. A collar is disposed around the ball to provide support, and prevent solder interaction in the undercut areas of the UBM. In one embodiment, the collar is comprised of photosensitive polyimide.

摘要翻译： 公开了一种减少球磨冶金（UBM）应力的方法。 围绕球设置套环以提供支撑，并且防止UBM的底切区域中的焊料相互作用。 在一个实施例中，套环由光敏聚酰亚胺组成。

公开(公告)号：US08338286B2

公开(公告)日：2012-12-25

申请号：US12897826

申请日：2010-10-05

申请人： Eric David Perfecto ,  Harry David Cox ,  Timothy Harrison Daubenspeck ,  David L. Questad ,  Brian Richard Sundlof

发明人： Eric David Perfecto ,  Harry David Cox ,  Timothy Harrison Daubenspeck ,  David L. Questad ,  Brian Richard Sundlof

IPC分类号： H01L21/44

CPC分类号： H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02166 ,  H01L2224/0219 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05083 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05562 ,  H01L2224/05567 ,  H01L2224/05647 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/00015 ,  H01L2924/01074 ,  H01L2924/06 ,  H01L2924/053 ,  H01L2924/01047 ,  H01L2224/05552 ,  H01L2924/00

摘要： A method for reducing stress on under ball metallurgy (UBM) is disclosed. A collar is disposed around the ball to provide support, and prevent solder interaction in the undercut areas of the UBM. In one embodiment, the collar is comprised of photosensitive polyimide.

摘要翻译： 公开了一种减少球磨冶金（UBM）应力的方法。 围绕球设置套环以提供支撑，并且防止UBM的底切区域中的焊料相互作用。 在一个实施例中，套环由光敏聚酰亚胺组成。

公开(公告)号：US08637392B2

公开(公告)日：2014-01-28

申请号：US12700863

申请日：2010-02-05

申请人： Charles L. Arvin ,  Raschid J. Bezama ,  Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Christopher D. Muzzy ,  David L. Questad ,  Wolfgang Sauter ,  Timothy D. Sullivan ,  Brian R. Sundlof

发明人： Charles L. Arvin ,  Raschid J. Bezama ,  Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Christopher D. Muzzy ,  David L. Questad ,  Wolfgang Sauter ,  Timothy D. Sullivan ,  Brian R. Sundlof

IPC分类号： H01L21/44

CPC分类号： H01L24/13 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1182 ,  H01L2224/119 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13084 ,  H01L2224/13101 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13565 ,  H01L2224/1357 ,  H01L2224/13687 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/01024 ,  H01L2924/01026 ,  H01L2924/01032 ,  H01L2924/00012 ,  H01L2924/00

摘要： A solder interconnect structure is provided with non-wettable sidewalls and methods of manufacturing the same. The method includes forming a nickel or nickel alloy pillar on an underlying surface. The method further includes modifying the sidewall of the nickel or nickel alloy pillar to prevent solder wetting on the sidewall.

摘要翻译： 焊接互连结构设置有不可润湿的侧壁及其制造方法。 该方法包括在下面的表面上形成镍或镍合金支柱。 该方法还包括修改镍或镍合金柱的侧壁以防止在侧壁上的焊料润湿。

公开(公告)号：US07851911B2

公开(公告)日：2010-12-14

申请号：US12715523

申请日：2010-03-02

申请人： Charles F. Carey ,  Bernt Julius Hansen ,  Ashwani K. Malhotra ,  David L. Questad ,  Wolfgang Sauter

发明人： Charles F. Carey ,  Bernt Julius Hansen ,  Ashwani K. Malhotra ,  David L. Questad ,  Wolfgang Sauter

IPC分类号： H01L23/48 ,  H01L23/52

CPC分类号： H01L22/34 ,  H01L22/14 ,  H01L22/32 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05671 ,  H01L2224/11 ,  H01L2924/014 ,  H05K1/0268 ,  H05K3/3436 ,  H05K2203/163 ,  Y02P70/613 ,  H01L2924/00014

摘要： A semiconductor chip for forming the same. The semiconductor chip includes M regular solder bump structures and N monitor solder bump structures, M and N being positive integers. If a flip chip process is performed for the semiconductor chip, then the N monitor solder bump structures are more sensitive to a cool-down stress than the M regular solder bump structures. The cool-down stress results from a cool-down step of the flip chip process. Each of the M regular solder bump structures is electrically connected to either a power supply or a device of the semiconductor chip. Each of the N monitor solder bump structures is not electrically connected to a power supply or a device of the semiconductor chip.

摘要翻译： 用于形成该半导体芯片的半导体芯片。 半导体芯片包括M个常规焊料凸块结构和N个监测焊料凸块结构，M和N是正整数。 如果对半导体芯片执行倒装芯片处理，则N监视器焊料凸块结构对于冷却压力比对M规则焊料凸块结构更敏感。 冷却应力来自倒装芯片工艺的冷却步骤。 每个M规则焊料凸块结构电连接到电源或半导体芯片的器件。 N个监视器焊料凸块结构中的每一个都不电连接到电源或半导体芯片的器件。

公开(公告)号：US20090032909A1

公开(公告)日：2009-02-05

申请号：US11833348

申请日：2007-08-03

申请人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

发明人： Peter J. Brofman ,  Jon Alfred Casey ,  Ian D. Melville ,  David L. Questad ,  Wolfgang Sauter ,  Thomas Anthony Wassick

IPC分类号： H01L23/58 ,  H01L21/64

CPC分类号： H01L21/563 ,  H01L23/3192 ,  H01L23/562 ,  H01L23/585 ,  H01L2224/73203 ,  H01L2924/01057

摘要： Structures and a method for forming the same. The structure includes a semiconductor substrate, a transistor on the semiconductor substrate, and N interconnect layers on top of the semiconductor substrate, N being a positive integer. The transistor is electrically coupled to the N interconnect layers. The structure further includes a first dielectric layer on top of the N interconnect layers and P crack stop regions on top of the first dielectric layer, P being a positive integer. The structure further includes a second dielectric layer on top of the first dielectric layer. Each crack stop region of the P crack stop regions is completely surrounded by the first dielectric layer and the second dielectric layer. The structure further includes an underfill layer on top of the second dielectric layer. The second dielectric layer is sandwiched between the first dielectric layer and the underfill layer.

摘要翻译： 结构及其形成方法。 该结构包括半导体衬底，半导体衬底上的晶体管和半导体衬底顶部的N个互连层，N为正整数。 晶体管电耦合到N个互连层。 该结构还包括在N个互连层的顶部上的第一介电层和在第一介电层的顶部上的P个裂纹停止区，P是正整数。 该结构还包括在第一电介质层的顶部上的第二电介质层。 P裂纹停止区域的每个裂纹停止区域被第一介电层和第二介电层完全包围。 该结构还包括在第二电介质层的顶部上的底部填充层。 第二电介质层夹在第一介电层和底部填充层之间。