公开(公告)号：CN102820290B

公开(公告)日：2016-01-27

申请号：CN201210159141.9

申请日：2012-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郑心圃 ,  侯上勇 ,  谢政杰 ,  许国经 ,  施应庆 ,  蔡柏豪 ,  高金福 ,  黄震麟 ,  林俊成

IPC: H01L27/02 ,  H01L21/60

CPC classification number: H01L24/11 ,  H01L23/147 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/04 ,  H01L25/50 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05073 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05184 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/10145 ,  H01L2224/10156 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1182 ,  H01L2224/11831 ,  H01L2224/13017 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13565 ,  H01L2224/13578 ,  H01L2224/13686 ,  H01L2224/16058 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/3651 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01047 ,  H01L2924/049 ,  H01L2924/053 ,  H01L2924/00

Abstract: 本发明涉及封装集成电路的连接件设计，其中涉及一种器件，该器件包括具有顶面的顶部介电层。金属柱具有位于顶部介电层的顶面上方的部分。非润湿的层形成在金属柱的侧壁上，其中，非润湿的层不可被熔化的焊料湿润。焊料区域被设置在金属柱上方并且与其电连接。

公开(公告)号：CN101752336B

公开(公告)日：2012-05-23

申请号：CN200910141082.0

申请日：2009-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏宾 ,  许国经 ,  陈承先 ,  邱文智 ,  余振华

IPC: H01L23/482 ,  H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/58

CPC classification number: H01L23/5384 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/11 ,  H01L24/12 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/1401 ,  H01L2224/1701 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81193 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明揭示一种半导体装置及其制造方法，包括用于叠置芯片的凸块结构。在一半导体基底内形成硅通孔电极。对半导体基底的背侧进行薄化，以露出硅通孔电极。在半导体基底的背侧及硅通孔电极的露出部分上方形成一隔离层。对隔离层进行薄化，以再次露出硅通孔电极。在半导体基底的背侧形成焊垫及重布线，以电性连接硅通孔电极。形成另一隔离层并进行图案化，再形成一阻挡层，以提供接触接垫来连接外部装置，例如，另一芯片/晶片或电路板。本发明解决了现有技术存在的问题，易于在热预算内形成重布线层。

公开(公告)号：CN101719488B

公开(公告)日：2011-12-21

申请号：CN200910146988.1

申请日：2009-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许国经 ,  陈承先 ,  黃宏麟

IPC: H01L23/52 ,  H01L23/522 ,  H01L23/485 ,  H01L21/768

CPC classification number: H01L24/11 ,  H01L23/481 ,  H01L24/05 ,  H01L24/12 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05022 ,  H01L2224/13024 ,  H01L2224/13027 ,  H01L2224/13099 ,  H01L2224/13155 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043

Abstract: 本发明提供一种具有锥形轮廓的再分布线的焊垫连接。具有所述锥形轮廓的再分布线的焊垫连接的集成电路结构包括具有前面和背面的半导体衬底。穿透硅通孔(TSV)穿过所述半导体衬底，其中所述TSV具有延伸到所述半导体衬底背面的后端。再分布线(RDL)形成在所述半导体衬底背面上方，并连接到所述穿透硅通孔的后端。钝化层位于所述再分布线上方并具有在所述钝化层中的开口，其中所述再分布线的一部分顶面和所述再分布线的侧壁通过所述开口暴露出。金属整精层形成在所述开口中，并与所述再分布线的所述部分顶面和侧壁接触。

公开(公告)号：CN101937853A

公开(公告)日：2011-01-05

申请号：CN201010212898.0

申请日：2010-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏麟 ,  萧景文 ,  许国经 ,  陈承先

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L23/544 ,  H01L21/6836 ,  H01L23/481 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/6834 ,  H01L2221/68372 ,  H01L2223/54453 ,  H01L2223/54493 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05024 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11002 ,  H01L2224/1147 ,  H01L2224/11901 ,  H01L2224/13007 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/013

Abstract: 本发明一实施例提供一种集成电路结构的形成方法，包括：提供一半导体晶片，包括一第一刻痕，自该半导体晶片的一边缘延伸进入该半导体晶片；以及将一承载晶片设置于该半导体晶片之上，其中该承载晶片包括一第二刻痕，位于该承载晶片之中，且其中将该承载晶片的设置步骤包括使至少一部分的该第一刻痕与至少一部分的该第二刻痕重叠。本发明通过于承载晶片中形成刻痕，无凸块下金属层会形成于承载晶片的通过半导体晶片中的刻痕所露出的部分。因此，可进行更可靠的对准。由于承载晶片的角落不具有斜面区，可减少凸块下金属层的脱层。再者，由于承载晶片的电阻率被减低，承载晶片可更可靠地固定于静电吸盘上。

公开(公告)号：CN101752336A

公开(公告)日：2010-06-23

申请号：CN200910141082.0

申请日：2009-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏宾 ,  许国经 ,  陈承先 ,  邱文智 ,  余振华

IPC: H01L23/482 ,  H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/58

CPC classification number: H01L23/5384 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/11 ,  H01L24/12 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/1401 ,  H01L2224/1701 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81193 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明揭示一种半导体装置及其制造方法，包括用于叠置芯片的凸块结构。在一半导体基底内形成硅通孔电极。对半导体基底的背侧进行薄化，以露出硅通孔电极。在半导体基底的背侧及硅通孔电极的露出部分上方形成一隔离层。对隔离层进行薄化，以再次露出硅通孔电极。在半导体基底的背侧形成焊垫及重布线，以电性连接硅通孔电极。形成另一隔离层并进行图案化，再形成一阻挡层，以提供接触接垫来连接外部装置，例如，另一芯片/晶片或电路板。本发明解决了现有技术存在的问题，易于在热预算内形成重布线层。

公开(公告)号：CN101217122A

公开(公告)日：2008-07-09

申请号：CN200710104210.5

申请日：2007-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁裕民 ,  吴俊毅 ,  许国经

IPC: H01L21/60

CPC classification number: H05K3/3457 ,  H01L21/4853 ,  H01L2224/16 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3511 ,  H05K2203/0278 ,  H05K2203/043

Abstract: 本发明揭示一种集成电路结构的形成方法，包含：提供封装体，其具有上表面；将多个软焊料球状物置于上述封装体的该上表面；放置共平面表面，使其倚靠上述软焊料球状物，其中上述共平面表面不具有粘着性；对上述软焊料球状物进行回焊，而使上述软焊料球状物的上表面实质上为共平面；以及除去上述共平面表面。本发明的优点是无需额外的工艺步骤，即可显著改善球栅阵列球状物的平面度。

公开(公告)号：CN118629903A

公开(公告)日：2024-09-10

申请号：CN202410606607.8

申请日：2024-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李雅惠 ,  陈秉泰 ,  许国经

IPC: H01L21/67 ,  H01L21/66 ,  H10N97/00

Abstract: 提供了对半导体封装件进行电测试的方法。根据本公开的形成半导体结构的方法包括形成积层结构，该积层结构包括嵌入多个介电层中的多个金属层，形成嵌入有无源器件的芯结构，对积层结构执行第一电测试，对所述芯结构执行第二电测试，以及在执行所述第一电测试和所述第二电测试之后，将所述积层结构接合至所述芯结构。本申请的实施例还提供了半导体结构。

公开(公告)号：CN111128933B

公开(公告)日：2021-10-22

申请号：CN201911048041.7

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾志翔 ,  陈玉芬 ,  林政仁 ,  吕文雄 ,  郑明达 ,  许国经 ,  许鸿生 ,  查名鸿 ,  王肇仪 ,  李明机

IPC: H01L23/48 ,  H01L23/498 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 半导体封装件包括：第一管芯，具有第一衬底；互连结构，位于第一衬底上面并且具有多个金属层以及连接多个金属层的通孔；密封环结构，位于第一衬底上面并且沿着第一衬底的外围，密封环结构具有多个金属层以及连接多个金属层的通孔，该密封环结构具有最顶部金属层，最顶部金属层是最远离第一衬底的密封环结构的金属层，密封环结构的最顶部金属层具有内金属结构和外金属结构；以及聚合物层，位于密封环结构上方，该聚合物层具有最外边缘，该最外边缘位于密封环结构的外金属结构的顶面上方并且与密封环结构的外金属结构的顶面对准。本发明的实施例还涉及半导体封装件的形成方法。

公开(公告)号：CN110828393A

公开(公告)日：2020-02-21

申请号：CN201910683000.9

申请日：2019-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许鸿生 ,  蔡昇翰 ,  张国钦 ,  李明机 ,  许国经

IPC: H01L23/31 ,  H01L23/482 ,  H01L21/60

Abstract: 一种芯片结构，包括一基底。芯片结构包括一重布线层，位于基底上。芯片结构包括一接合垫，位于重布线层上。芯片结构包括一遮蔽垫，位于重布线层上，且围绕接合垫。芯片结构包括一绝缘层，位于重布线层及遮蔽垫上。芯片结构包括一凸块，位于接合垫及绝缘层上。凸块的一侧壁位于遮蔽垫上。

公开(公告)号：CN110071089A

公开(公告)日：2019-07-30

申请号：CN201910209814.9

申请日：2013-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  林孟良 ,  高志杰 ,  黄震麟 ,  林俊成 ,  许国经

IPC: H01L23/498 ,  H01L21/48

Abstract: 一种封装结构包括通过将位于第一衬底上的金属柱连接至位于第二衬底上的连接件从而将第一衬底接合至第二衬底。在位于第一衬底的第一区上的金属焊盘上方形成第一金属柱并且第一金属柱电连接至金属焊盘，并且在第一衬底的第二区中的钝化层上方形成第二金属柱。在金属柱和第一连接件之间形成第一焊接区，并且在第二金属柱和第二连接件之间形成第二焊接区。第一金属柱的横向尺寸大于第二金属柱的横向尺寸。本发明还提供了一种用于半导体封装件的凸块结构及其制造方法。