公开(公告)号：CN102124148A

公开(公告)日：2011-07-13

申请号：CN200980132567.1

申请日：2009-07-07

Applicant: 古河电气工业株式会社

Inventor： 铃木裕二 ,  斋藤贵宏

IPC: C25D1/04

CPC classification number: C25D1/04 ,  C25D5/50 ,  C25D7/0614 ,  H05K1/0393 ,  H05K1/09 ,  H05K2201/0355 ,  H05K2203/1105 ,  Y10T428/12 ,  Y10T428/12993

Abstract: 为了提供挠性和弯曲性跟压延铜箔一样或更好的电沉积铜箔，提供了一种电沉积铜箔，对所述电沉积铜箔进行加热处理之后，就其晶体结构而言，式1所定义的LMP为9000或更大，根据EBSP分析，其表面中红色系或蓝色系的色调占80％或更多。式1：LMP＝(T+273)×(20+Logt)其中20是铜的材料常数，T是温度(℃)，t是时间(小时)。较佳的是，根据所述电沉积铜箔的X射线衍射分析，对所述电沉积铜箔进行热处理之后，(331)面对(111)面的相对强度为15或更大。

公开(公告)号：CN1810065B

公开(公告)日：2011-06-29

申请号：CN200480016981.3

申请日：2004-06-21

Applicant: 揖斐电株式会社

Inventor： 塚田辉代隆 ,  岩田年匡 ,  二之丸辉正 ,  杉浦隆道

IPC: H05K1/16

CPC classification number: H05K1/167 ,  H05K3/108 ,  H05K3/382 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2203/0338 ,  H05K2203/0384

Abstract: 印刷线路板包括：绝缘层(11(12))；以金属为主要成分，一侧(-Z方向一侧)表面具有为0.5～5μm的算术平均高度的表面粗糙度，同时具有为该算术平均高度的5～50％的平均厚度，并嵌入绝缘层(11)的一侧表面附近，另一侧表面与绝缘层(11)的一侧表面一起形成导体图案布线面的至少一个电阻元件(311(312))；以及形成于该导体图案布线面上，与电阻元件(311(312))的端子部连接的导体图案(351(352))。利用这种构成，可以提供一种其内置的电阻元件具有在相当宽的电阻值范围内稳定的、高精度的电阻值的印刷线路板。

公开(公告)号：CN101982025A

公开(公告)日：2011-02-23

申请号：CN200980110836.4

申请日：2009-03-13

Applicant: 罗伯特.博世有限公司

Inventor： U·沙夫 ,  A·库格勒

IPC: H05K1/18 ,  H05K3/30

CPC classification number: H01L24/83 ,  H01L21/568 ,  H01L23/3677 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L25/0652 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/16227 ,  H01L2224/2518 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/83132 ,  H01L2224/83192 ,  H01L2224/92144 ,  H01L2225/06589 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19105 ,  H05K1/0206 ,  H05K1/0207 ,  H05K1/188 ,  H05K3/386 ,  H05K3/4602 ,  H05K3/4641 ,  H05K2201/0187 ,  H05K2201/0355 ,  H05K2201/10674 ,  H05K2203/1189 ,  Y10T29/4913 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种用于制造包括具有至少一个电子器件(9，13)的电路板(29)的电子组件(27)的方法，其中首先将至少一个具有接触点(11)的电子器件(9)固定在导电膜(1)上，其中所述至少一个电子器件(9)的有源侧指向导电膜(1)的方向，并且接触点(11)被布置在电子器件(9)的有源侧的接触位置处。在此之后，将导电膜(1)连同所述至少一个被固定在其上的电子器件(9，13)层压到电路板载体(17)上，其中所述至少一个电子器件(9，13)指向电路板载体(17)的方向。最后，通过使导电膜(1)结构化来构造印制导线结构(25)。此外，本发明涉及一种电子组件。

公开(公告)号：CN101395304B

公开(公告)日：2011-02-16

申请号：CN200780007910.0

申请日：2007-03-09

Applicant: 三井金属矿业株式会社

Inventor： 土桥诚 ,  松田光由 ,  朝长咲子 ,  酒井久雄 ,  坂田智浩 ,  吉冈淳志 ,  西川丞 ,  田口丈雄

IPC: C25D1/04 ,  B32B15/08 ,  C25D7/06 ,  H05K1/09

CPC classification number: H05K3/384 ,  C25D1/04 ,  C25D3/38 ,  C25D5/16 ,  C25D5/18 ,  C25D5/48 ,  C25D7/06 ,  H05K2201/0355 ,  H05K2203/0307 ,  H05K2203/0723 ,  H05K2203/1476 ,  Y10T428/12438 ,  Y10T428/12451 ,  Y10T428/12472 ,  Y10T428/12882 ,  Y10T428/12903 ,  Y10T428/12993 ,  Y10T428/24355 ,  Y10T428/24917

Abstract: 本发明的目的在于提供一种表面处理电解铜箔及其制造方法，该表面处理电解铜箔具有与以往供给市场的低轮廓表面处理电解铜箔同等水平以上的低轮廓，且对布线直线性有影响的波纹小。为了达到该目的，制造与绝缘层构成材料的粘接面的波纹的最大高低差(Wmax)为0.05μm～0.7μm、凹凸的最大高低差(PV)为0.05～1.5μm、表面粗糙度(Rzjis)为0.1μm～1.0μm的表面处理电解铜箔。用于该表面处理电解铜箔的制造中的电解铜箔，采用如下的电解条件加以制造：采用添加3—巯基—1—丙磺酸或双(3—磺丙基)二硫化物和具有环状结构的季铵盐聚合物以及氯而得到的硫酸类铜电解液，用表面粗糙度小的阴极，以不同的两个标准以上的电流密度来实施连续的第一步电解至第n步电解。

公开(公告)号：CN101528981B

公开(公告)日：2011-01-19

申请号：CN200780040330.1

申请日：2007-10-30

Applicant: 三井金属矿业株式会社

Inventor： 松永哲广 ,  松岛敏文 ,  佐藤哲朗

IPC: C23C28/00 ,  B32B15/08 ,  C25D5/10 ,  C25D7/06 ,  H05K1/09

CPC classification number: H05K3/384 ,  C25D5/12 ,  C25D5/34 ,  C25D5/48 ,  C25D5/50 ,  C25D5/56 ,  C25D7/12 ,  H05K3/386 ,  H05K3/389 ,  H05K2201/0355 ,  H05K2201/0358 ,  H05K2203/072 ,  H05K2203/0723 ,  Y10T428/265 ,  Y10T428/27

Abstract: 本发明的目的是提供一种表面处理铜箔，其在电解铜箔的防锈处理层中不使用铬，且加工成印刷电路板后的电路的剥离强度、该剥离强度的耐药品性劣化率等良好。为了达到该目的，采用了一种表面处理铜箔，其在电解铜箔的贴合于绝缘树脂基材的贴合面上具有防锈处理层和硅烷偶合剂层，其特征在于，该防锈处理层通过依次层压重量厚度为5mg/m2～50mg/m2的镍合金层、重量厚度为5mg/m2～40mg/m2的锡层而成，在该防锈处理层的表面具有硅烷偶合剂层。另外，本发明采用带有极薄底漆树脂层的表面处理铜箔，其特征在于，在本发明的表面处理铜箔的(限于没有进行粗糙化处理的表面处理铜箔)贴合于绝缘树脂基材的贴合面上具有换算厚度为1μm～5μm的极薄底漆树脂层。

公开(公告)号：CN101946568A

公开(公告)日：2011-01-12

申请号：CN200880126569.5

申请日：2008-09-25

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  古谷俊树

IPC: H05K3/46

CPC classification number: H05K3/428 ,  H01L21/568 ,  H01L23/3135 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/12105 ,  H01L2224/26175 ,  H01L2224/73204 ,  H01L2224/83132 ,  H01L2224/83192 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01093 ,  H01L2924/14 ,  H05K1/187 ,  H05K3/205 ,  H05K3/243 ,  H05K3/427 ,  H05K3/4602 ,  H05K3/4611 ,  H05K2201/0341 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0959 ,  H05K2201/0969 ,  H05K2201/09918 ,  H05K2201/10674 ,  H05K2203/0361 ,  H05K2203/063 ,  Y10T29/4913 ,  Y10T29/49131 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/49165 ,  H01L2224/05599

Abstract: 准备包括载体和铜箔的支承基材，在铜箔的至少一部分上形成含有镍的保护膜(105)。并且，在保护膜(105)上通过添加法形成含有铜的导体图案(10)。接着，在形成有导体图案(10)的基板上，以使电子部件(2)的电路形成面与导体图案(10)的形成面相面对的方式配置该电子部件(2)，利用半固化状态的芯构件(3)和覆盖构件(4)来覆盖所配置的电子部件(2)。然后，剥离载体，使用碱性蚀刻剂来蚀刻去除铜箔。并且，当电连接电子部件(2)的端子(20)与导体图案(10)的一部分时，得到电子部件内置基板(1)。

公开(公告)号：CN101942280A

公开(公告)日：2011-01-12

申请号：CN201010287781.9

申请日：2005-04-26

Applicant: 株式会社钟化

Inventor： 小野和宏 ,  藤原宽 ,  松胁崇晃

IPC: C09J7/02 ,  C09J179/08 ,  B32B15/08 ,  B32B37/06 ,  B32B37/10

CPC classification number: B32B27/281 ,  B32B7/12 ,  B32B15/08 ,  B32B27/34 ,  B32B2307/734 ,  B32B2457/08 ,  C08G73/1067 ,  C08G73/1071 ,  C08G73/16 ,  C09J7/22 ,  C09J7/25 ,  C09J7/35 ,  C09J179/08 ,  C09J2479/08 ,  C09J2479/086 ,  H05K1/0346 ,  H05K1/0393 ,  H05K3/386 ,  H05K2201/0154 ,  H05K2201/0355 ,  H05K2201/068 ,  Y10T428/2852 ,  Y10T428/31681 ,  Y10T428/31721

Abstract: 本发明涉及一种在层压法制作时可获得抑制了尺寸变化的柔性敷金属叠层板的粘接薄膜，在该薄膜上贴合金属箔制得的柔性敷金属叠层板及其制造方法。该粘接薄膜在聚酰亚胺薄膜的至少一个表面上设有包含热塑性聚酰亚胺的粘接层，该粘接薄膜的线膨胀系数满足1.0＞(MD方向的线膨胀系数)/(TD方向的线膨胀系数)＞0.1。同一粘接薄膜是连续生产的，并且当该粘接薄膜整个宽度的MD方向的弹性模数为5GPa以上时，满足1.70＞(MD方向的弹性模数)/(TD方向的弹性模数)＞1.05。同一粘接薄膜是连续生产的，并且当该粘接薄膜整个宽度的MD方向的弹性模数低于5GPa时，满足2.00＞(MD方向的弹性模数)/(TD方向的弹性模数)＞1.10。

公开(公告)号：CN101086970B

公开(公告)日：2011-01-12

申请号：CN200710108587.8

申请日：2007-06-06

Applicant: 日东电工株式会社

Inventor： 徐竞雄 ,  三宅康文

IPC: H01L21/48 ,  H05K3/00

CPC classification number: B32B37/203 ,  B32B2309/02 ,  B32B2309/04 ,  B32B2309/06 ,  B32B2311/00 ,  B32B2379/08 ,  B32B2457/08 ,  H05K3/022 ,  H05K3/384 ,  H05K3/389 ,  H05K2201/0355 ,  H05K2203/0143

Abstract: 一种配线电路基板用基材的制造方法，通过使用碾压辊对绝缘树脂膜和金属箔进行碾压而进行制造。在金属箔的表面形成有含有铬的防氧化处理层。设定碾压辊的温度为330℃～390℃。在绝缘树脂膜和金属箔的接触时刻之前，设定金属箔和碾压辊的接触时间为0.5～4.0秒。

公开(公告)号：CN101917819A

公开(公告)日：2010-12-15

申请号：CN201010244871.X

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN101896036A

公开(公告)日：2010-11-24

申请号：CN201010250296.4

申请日：2005-09-16

Applicant: TDK株式会社

Inventor： 川畑贤一 ,  阿部寿之 ,  胜俣正史

IPC: H05K1/02 ,  H05K3/46 ,  H05K3/42

CPC classification number: H05K1/0265 ,  C25D5/022 ,  H05K3/0032 ,  H05K3/06 ,  H05K3/064 ,  H05K3/107 ,  H05K3/108 ,  H05K3/20 ,  H05K3/243 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/0376 ,  H05K2201/0394 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2203/0384 ,  H05K2203/0542 ,  H05K2203/1476 ,  Y10T428/24917

Abstract: 多层基板及其制造方法。该多层基板的设计自由度高，适合高密度安装且具有高性能。多层基板包括层叠的多个绝缘层；和在多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。通过消去法对厚度一定的导电层进行构图而形成第1配线图形。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，形成第2配线图形。第1配线图形优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形优选用作为扼流圈用L图形。