公开(公告)号：CN103426775A

公开(公告)日：2013-12-04

申请号：CN201310126561.1

申请日：2013-04-12

申请人： 拉碧斯半导体株式会社

发明人： 小池理

IPC分类号： H01L21/48 ,  H01L21/50

CPC分类号： H01L23/49811 ,  H01L21/56 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/3677 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/04042 ,  H01L2224/1146 ,  H01L2224/11614 ,  H01L2224/11616 ,  H01L2224/1162 ,  H01L2224/48463 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/00

摘要： 本发明提供一种能够实现制造工艺简化以及不良品发生率降低的半导体装置的制造方法。半导体装置的制造方法具有如下工序：在基板上贴附第一层干膜（210），形成在厚度方向上贯通该干膜（210）的第一孔（212a），利用电镀处理在第一孔内形成第一柱电极（213a）；在第一层干膜（210）的上表面（210a）上重叠贴附第二层干膜（211），形成在厚度方向上贯通该第二干膜（211）并且与第一孔（212a）连接的第二孔（212b），利用电镀处理在第一柱电极（213a）上形成第二柱电极（213b），第一柱电极（213a）以其上表面比第一层干膜（210）的上表面（210a）低的方式形成。

公开(公告)号：CN106981428A

公开(公告)日：2017-07-25

申请号：CN201610341803.2

申请日：2016-05-20

申请人： 日立麦克赛尔株式会社

发明人： 小林良弘 ,  田丸裕仁 ,  中岛贵士 ,  石川树一郎

IPC分类号： H01L21/48

CPC分类号： H01L24/11 ,  H01L2224/1162

摘要： 本发明涉及配列用掩膜及其制造方法、焊料凸块的形成方法。[课题]在于提供：即使随着凸块的微小化及窄间距化而缩小突起部的外形尺寸的情况下，仍在耐久性方面优异、可长期间使用的配列用掩膜。[解决手段]一种配列用掩膜，将焊球(2)撒入至对应于既定的配列图案的通孔(12)内，从而将前述焊球(2)搭载于工件(3)上的既定位置，具备具有通孔(12)的掩膜主体(10)、及设于掩膜主体(10)的与工件(3)的对向面侧的突起部(15)，突起部(15)由在耐久性方面优异的树脂而形成。

公开(公告)号：CN103219307B

公开(公告)日：2016-06-29

申请号：CN201210190398.0

申请日：2012-06-08

申请人： 台湾积体电路制造股份有限公司

发明人： 林俊成 ,  刘重希 ,  黄贵伟 ,  陈正庭 ,  林威宏 ,  郑明达

IPC分类号： H01L23/488 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L21/0273 ,  H01L21/486 ,  H01L21/56 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49866 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0231 ,  H01L2224/0239 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05184 ,  H01L2224/1131 ,  H01L2224/11424 ,  H01L2224/1152 ,  H01L2224/1162 ,  H01L2224/11825 ,  H01L2224/11849 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13118 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13611 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01048 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15747 ,  H01L2924/18161 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20642 ,  H01L2924/00014 ,  H01L2924/00

摘要： 提供一种用于封装半导体管芯的系统和方法。一个实施例包括具有第一接触和第二接触的第一封装。后接触材料形成于第一接触上以便调整在接触焊盘与传导块之间的接合的高度。在另一实施例中，传导柱用来控制在接触焊盘与外部连接之间的接合的高度。

公开(公告)号：CN101048868A

公开(公告)日：2007-10-03

申请号：CN200580035563.3

申请日：2005-08-19

申请人： 佐伊科比株式会社

发明人： 小柳光正

IPC分类号： H01L27/00 ,  H01L23/52 ,  H01L29/786 ,  H01L21/3205 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/8234 ,  H01L27/088

CPC分类号： H01L21/76898 ,  H01L21/563 ,  H01L21/6836 ,  H01L21/8221 ,  H01L23/481 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0629 ,  H01L27/0688 ,  H01L27/14636 ,  H01L2221/68359 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/11002 ,  H01L2224/114 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1162 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2224/83104 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/12043 ,  H01L2924/12044 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/11 ,  H01L2224/05552 ,  H01L2224/80001

摘要： 本发明提供一种在具有三维层叠结构的半导体器件中，使用埋入布线容易地实现所层叠的半导体电路层间的层叠方向上的电气连接的半导体器件的制造方法。在第1半导体电路层(1a)的半导体基板(11)表面形成用绝缘膜(14)覆盖内壁面的沟槽(13)，向沟槽(13)内部充填导电材料，形成导电插头(15)。然后在基板(11)表面或内部形成所要的半导体元件，使其不与沟槽(13)重叠，在其上隔着层间绝缘膜(19)形成多层布线结构(30)后，在多层布线结构(30)表面形成与插头(15)电气连接的凸点电极(37)。而且，利用电极(37)将基板(11)固定于支持基板(40)后从基板(11)的背面一侧起选择性地除去基板(11)，使绝缘膜(14)露出于基板(11)的背面一侧。选择性地除去露出于基板(11)背面一侧的绝缘膜后，使插头(15)露出，在其端部形成电极(42)。

公开(公告)号：CN104064513B

公开(公告)日：2017-05-03

申请号：CN201310365786.2

申请日：2013-08-21

申请人： 株式会社东芝

发明人： 小木曾浩二 ,  山下创一 ,  村上和博

IPC分类号： H01L21/768 ,  H01L21/28 ,  H01L23/48

CPC分类号： H01L21/76898 ,  H01L21/2885 ,  H01L21/76873 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05541 ,  H01L2224/05647 ,  H01L2224/1134 ,  H01L2224/1146 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/1162 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13022 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13155 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2924/00014

摘要： 本发明提供能够抑制在贯通电极的内部产生孔隙的半导体装置的制造方法以及半导体装置。在实施方式涉及的半导体装置的制造方法中，形成贯通在背面设置有导电性膜的基板的正面背面并到达导电性膜的贯通孔。在贯通孔的内壁面、导电性膜的从贯通孔露出的面及基板的正面形成含铜的籽膜。通过电镀法使含铜的第1金属层从贯通孔的一个端面朝向另一个端面自下而上生长，填埋贯通孔直到从另一个端面起残留小于等于贯通孔半径的深度为止。通过电镀法从直到中途部为止被填埋了的贯通孔的内周面开始使含镍的第2金属层共形生长而从另一个端面突出。在第2金属层的顶面形成第3金属层，并以第3金属层为掩模对籽膜进行蚀刻，使第3金属层热熔融而成形。

公开(公告)号：CN102148210B

公开(公告)日：2014-09-17

申请号：CN201010620988.3

申请日：2010-12-24

申请人： 富士通半导体股份有限公司

发明人： 松木浩久

IPC分类号： H01L23/48 ,  H01L23/485 ,  H01L21/60 ,  H01L23/00

CPC分类号： H01L24/11 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0231 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11614 ,  H01L2224/1162 ,  H01L2224/13022 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01088 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/20101 ,  H01L2924/20102 ,  H01L2924/20103 ,  H01L2924/20104 ,  H01L2924/20105 ,  H01L2924/20106 ,  H01L2924/2064 ,  H01L2924/00

摘要： 一种半导体器件及其制造方法，该半导体器件包括：集成电路，具有电极焊盘；第一绝缘层，被设置在集成电路上；再分布层，包括多个布线并被设置在第一绝缘层上，所述多个布线的至少一个被电耦接到电极焊盘；第二绝缘层，在多个布线的至少一部分上具有开口；金属膜，被设置在开口上和第二绝缘层上，并且该金属膜被电耦接到所述多个布线中的至少一个；以及焊接凸点，悬于没有被电耦接到金属膜的多个布线的至少一个之上。本发明减少了第二绝缘树脂层与再分布布线的脱离，并确保了再分布布线的粘附力。

公开(公告)号：CN101714512B

公开(公告)日：2012-10-10

申请号：CN200910208940.9

申请日：2005-08-19

申请人： 佐伊科比株式会社

发明人： 小柳光正

IPC分类号： H01L21/50 ,  H01L21/768 ,  H01L23/48 ,  H01L23/52 ,  H01L25/065

CPC分类号： H01L21/76898 ,  H01L21/563 ,  H01L21/6836 ,  H01L21/8221 ,  H01L23/481 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0629 ,  H01L27/0688 ,  H01L27/14636 ,  H01L2221/68359 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/11002 ,  H01L2224/114 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1162 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2224/83104 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/12043 ,  H01L2924/12044 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/11 ,  H01L2224/05552 ,  H01L2224/80001

摘要： 本发明提供一种在具有三维层叠结构的半导体器件中，使用埋入布线容易地实现所层叠的半导体电路层间的层叠方向上的电气连接的半导体器件的制造方法。在构成多层该半导体电路层中的一层的半导体基板的内部或表面从其表面一侧起，形成所要的元件或电路；用第1绝缘膜覆盖形成了该元件或电路的该半导体基板表面；贯穿该第1绝缘膜到达该半导体基板的内部，同时还从该半导体基板表面一侧起形成用第2绝缘膜覆盖内壁面的沟槽；从该半导体基板的表面一侧起，向该沟槽的内部充填导电材料形成导电插头；使用配置于与该导电插头的该半导体基板的表面一侧的端部对应的位置的第1电极，将该半导体基板固定于该支持基板或多层该半导体电路层中的另一层上；将固定于该支持基板或多层该半导体电路层中的另一层上的该半导体基板从其背面一侧起选择性地除去，以此使该第2绝缘膜露出于该半导体基板的背面一侧；以及选择性地除去露出于该半导体基板的背面一侧的该第2绝缘膜，以此使该导电插头露出于该半导体基板的背面一侧的工序。

公开(公告)号：CN102263097A

公开(公告)日：2011-11-30

申请号：CN201110192213.5

申请日：2011-07-11

申请人： 财团法人交大思源基金会

发明人： 陈冠能 ,  柯正达 ,  骆韦仲

IPC分类号： H01L25/10 ,  H01L21/50

CPC分类号： H01L33/62 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L25/167 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/0362 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/1161 ,  H01L2224/1162 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/1319 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2224/14505 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/17517 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/8185 ,  H01L2224/83193 ,  H01L2224/8385 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00013 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明揭示一种具有集成电路与发光二极管的异质整合结构及其制作方法，首先，提供一集成电路与一发光二极管，集成电路的表面设有至少一个第一导电块与至少一个第一接合块，以与第一导电块电性连接，发光二极管具有相异两侧的一个第一、第二面，第一面设有至少一个第二导电块与至少一个第二接合块，以与第二导电块电性连接。接着，集成电路将第一导电块与第一接合块分别与第二导电块与第二接合块对应接合，以与发光二极管相结合，并使第一、第二导电块电性连接，便完成制作。本发明不但能散热，更有电讯上的连接，以达到高密度、多功能的应用。

公开(公告)号：CN102254871A

公开(公告)日：2011-11-23

申请号：CN201010546183.9

申请日：2010-11-10

申请人： 台湾积体电路制造股份有限公司

发明人： 沈文维 ,  施应庆 ,  陈承先 ,  陈明发

IPC分类号： H01L23/00 ,  H01L21/60 ,  H01L23/488 ,  H01L21/48

CPC分类号： H01L25/0657 ,  H01L21/486 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5384 ,  H01L24/03 ,  H01L24/05 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0381 ,  H01L2224/03831 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11472 ,  H01L2224/1162 ,  H01L2224/11622 ,  H01L2224/1181 ,  H01L2224/11849 ,  H01L2224/11903 ,  H01L2224/13016 ,  H01L2224/13025 ,  H01L2224/13084 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/1354 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2224/05552 ,  H01L2924/00

摘要： 本发明包括一种半导体装置及其制造方法，该半导体装置包括：一第一基材，具有一第一内连线结构；以及一第二基材，具有一第二内连线结构，该第一内连线结构连接该第二内连线结构，该第一内连线结构的第一宽度与该第二内连线结构的第二宽度不同。本发明提供一种用于使一基材与另一基材接合的凸块结构。一导电柱体形成于第一基材上，以使此导电柱体具有与一第二基材的接触表面不同的宽度。在一实施例中，第一基材的导电柱体为梯形或具有锥形侧壁，因而提供底部部分较顶部部分宽的导电柱体。所述基材均可为集成电路芯片、转接板、印刷电路板、高密度内连线或其类似物。本发明可减低关于交界处应力所产生的脱层问题。

公开(公告)号：CN103426775B

公开(公告)日：2017-12-26

申请号：CN201310126561.1

申请日：2013-04-12

申请人： 拉碧斯半导体株式会社

发明人： 小池理

IPC分类号： H01L21/48 ,  H01L21/50

CPC分类号： H01L23/49811 ,  H01L21/56 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/3677 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/04042 ,  H01L2224/1146 ,  H01L2224/11614 ,  H01L2224/11616 ,  H01L2224/1162 ,  H01L2224/48463 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/00

摘要： 本发明提供一种能够实现制造工艺简化以及不良品发生率降低的半导体装置的制造方法。半导体装置的制造方法具有如下工序：在基板上贴附第一层干膜（210），形成在厚度方向上贯通该干膜（210）的第一孔（212a），利用电镀处理在第一孔内形成第一柱电极（213a）；在第一层干膜（210）的上表面（210a）上重叠贴附第二层干膜（211），形成在厚度方向上贯通该第二干膜（211）并且与第一孔（212a）连接的第二孔（212b），利用电镀处理在第一柱电极（213a）上形成第二柱电极（213b），第一柱电极（213a）以其上表面比第一层干膜（210）的上表面（210a）低的方式形成。