公开(公告)号：US08743561B2

公开(公告)日：2014-06-03

申请号：US12813979

申请日：2010-06-11

申请人： Tsung-Ding Wang ,  Bo-I Lee ,  Chien-Hsiun Lee

发明人： Tsung-Ding Wang ,  Bo-I Lee ,  Chien-Hsiun Lee

IPC分类号： H05K1/00

CPC分类号： H01L24/97 ,  B32B37/02 ,  B32B38/0004 ,  B32B2457/14 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L21/67005 ,  H01L21/67144 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06568 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2224/81 ,  H01L2924/00

摘要： An integrated circuit structure includes a bottom die; a top die bonded to the bottom die with the top die having a size smaller than the bottom die; and a molding compound over the bottom die and the top die. The molding compound contacts edges of the top die. The edges of the bottom die are vertically aligned to respective edges of the molding compound.

摘要翻译： 集成电路结构包括底模; 顶模与顶模结合，顶模的尺寸小于底模; 以及在底模和顶模上方的模塑料。 模塑料接触顶模的边缘。 底模的边缘垂直对准模塑料的相应边缘。

公开(公告)号：US08426256B2

公开(公告)日：2013-04-23

申请号：US12700929

申请日：2010-02-05

申请人： C. W. Hsiao ,  Bo-I Lee ,  Tsung-Ding Wang ,  Kai-Ming Ching ,  Chen-Shien Chen ,  Chien-Hsiun Lee ,  Clinton Chao

发明人： C. W. Hsiao ,  Bo-I Lee ,  Tsung-Ding Wang ,  Kai-Ming Ching ,  Chen-Shien Chen ,  Chien-Hsiun Lee ,  Clinton Chao

IPC分类号： H01L21/00

CPC分类号： H01L23/3114 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/1433 ,  H01L2924/19041 ,  H01L2924/00

摘要： A method of forming a stacked die structure is disclosed. A plurality of dies are respectively bonded to a plurality of semiconductor chips on a first surface of a wafer. An encapsulation structure is formed over the plurality of dies and the first surface of the wafer. The encapsulation structure covers a central portion of the first surface of the wafer and leaves an edge portion of the wafer exposed. A protective material is formed over the first surface of the edge portion of the wafer.

摘要翻译： 公开了一种形成堆叠的模具结构的方法。 多个管芯分别与晶片的第一表面上的多个半导体芯片接合。 在多个管芯和晶片的第一表面上形成封装结构。 封装结构覆盖晶片的第一表面的中心部分并且使晶片的边缘部分露出。 在晶片的边缘部分的第一表面上形成保护材料。

公开(公告)号：US20130078810A1

公开(公告)日：2013-03-28

申请号：US13240856

申请日：2011-09-22

申请人： Bo-I Lee ,  Huang Soon Kang ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： Bo-I Lee ,  Huang Soon Kang ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： H01L21/302 ,  B24B53/00 ,  B24B7/00

CPC分类号： B24B37/32 ,  B24B9/065

摘要： The present disclosure provides an apparatus for fabricating a semiconductor device. The apparatus includes a polishing head that is operable to perform a polishing process to a wafer. The apparatus includes a retaining ring that is rotatably coupled to the polishing head. The retaining ring is operable to secure the wafer to be polished. The apparatus includes a soft material component located within the retaining ring. The soft material component is softer than silicon. The soft material component is operable to grind a bevel region of the wafer during the polishing process. The apparatus includes a spray nozzle that is rotatably coupled to the polishing head. The spray nozzle is operable to dispense a cleaning solution to the bevel region of the wafer during the polishing process.

摘要翻译： 本公开提供了一种用于制造半导体器件的装置。 该装置包括可操作以对晶片执行抛光处理的抛光头。 该装置包括可旋转地联接到抛光头的保持环。 保持环可操作以固定要抛光的晶片。 该装置包括位于保持环内的软材料部件。 软材料组分比硅软。 柔性材料部件可操作以在抛光过程中研磨晶片的斜面区域。 该装置包括可旋转地联接到抛光头的喷嘴。 喷射喷嘴可操作以在抛光过程中将清洁溶液分配到晶片的斜面区域。

公开(公告)号：US09403254B2

公开(公告)日：2016-08-02

申请号：US13211847

申请日：2011-08-17

申请人： James Jeng-Jyi Hwang ,  Bo-I Lee ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： James Jeng-Jyi Hwang ,  Bo-I Lee ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： B24B37/005 ,  B24B37/04 ,  B24B37/10 ,  B24B49/00 ,  B24B49/10 ,  B24B49/14

CPC分类号： B24B37/005 ,  B24B37/042 ,  B24B37/107 ,  B24B49/003 ,  B24B49/10 ,  B24B49/14

摘要： Methods and apparatus for detecting errors in real time in CMP processing. A method includes disposing a semiconductor wafer onto a wafer carrier in a tool for chemical mechanical polishing (“CMP”); positioning the wafer carrier so that a surface of the semiconductor wafer contacts a polishing pad mounted on a rotating platen; dispensing an abrasive slurry onto the rotating polishing pad while maintaining the surface of the semiconductor wafer in contact with the polishing pad to perform a CMP process on the semiconductor wafer; in real time, receiving signals from the CMP tool into a signal analyzer, the signals corresponding to vibration, acoustics, temperature, or pressure; and comparing the received signals from the CMP tool to expected received signals for normal processing by the CMP tool; outputting a result of the comparing. A CMP tool apparatus is disclosed.

摘要翻译： 用于在CMP处理中实时检测误差的方法和装置。 一种方法包括将半导体晶片设置在用于化学机械抛光（“CMP”）的工具中的晶片载体上; 定位晶片载体，使得半导体晶片的表面接触安装在旋转台板上的抛光垫; 将研磨浆料分配到旋转的抛光垫上，同时保持半导体晶片的表面与抛光垫接触，以在半导体晶片上执行CMP处理; 实时地从CMP工具接收信号到信号分析仪，信号对应于振动，声学，温度或压力; 以及将来自CMP工具的接收信号与由CMP工具进行正常处理的预期接收信号进行比较; 输出比较结果。 公开了一种CMP工具装置。

公开(公告)号：US09242342B2

公开(公告)日：2016-01-26

申请号：US13420366

申请日：2012-03-14

申请人： Bo-I Lee ,  Huang Soon Kang ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： Bo-I Lee ,  Huang Soon Kang ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： B24B53/12 ,  B05D1/12 ,  B24B53/017

CPC分类号： B24B37/20 ,  B24B53/017

摘要： A manufacture includes a substrate, a reinforcement layer over the substrate, and abrasive particles over the substrate. The abrasive particles are partially buried in the reinforcement layer. Upper tips of the abrasive particles are substantially coplanar.

摘要翻译： 一种制造方法包括基底，基底上的增强层，以及基底上的研磨颗粒。 研磨颗粒部分地埋在加强层中。 磨料颗粒的上尖端基本上共面。

公开(公告)号：US20140048926A1

公开(公告)日：2014-02-20

申请号：US13585500

申请日：2012-08-14

申请人： Tsung-Ding WANG ,  Jung Wei CHENG ,  Bo-I LEE

发明人： Tsung-Ding WANG ,  Jung Wei CHENG ,  Bo-I LEE

IPC分类号： H01L23/485 ,  H01L21/60

CPC分类号： H01L23/3185 ,  H01L21/302 ,  H01L21/561 ,  H01L21/565 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3178 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/94 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/11849 ,  H01L2224/1191 ,  H01L2224/13005 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/94 ,  H01L2924/10156 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/206 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/01047

摘要： A semiconductor package includes a passivation layer overlying a semiconductor substrate, a bump overlying the passivation layer, and a molding compound layer overlying the passivation layer and covering a lower portion of the bump. A sidewall of the passivation layer is covered by the molding compound layer.

摘要翻译： 半导体封装包括覆盖半导体衬底的钝化层，覆盖钝化层的凸块以及覆盖钝化层并覆盖凸块下部的模塑复合层。 钝化层的侧壁被模塑料层覆盖。

公开(公告)号：US20110058346A1

公开(公告)日：2011-03-10

申请号：US12944377

申请日：2010-11-11

申请人： Bo-I Lee ,  Dean Wang

发明人： Bo-I Lee ,  Dean Wang

IPC分类号： H05K1/14 ,  H05K1/09 ,  H05K7/00

CPC分类号： H01L24/13 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/13009 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/13181 ,  H01L2224/16 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/01007 ,  H01L2224/13099 ,  H01L2924/04953

摘要： A method provides a first substrate with a conductive pad and disposes layers of Cu, TaN, and AlCu, respectively, forming a conductive stack on the conductive pad. The AlCu layer of the first substrate is bonded to a through substrate via (TSV) structure of a second substrate, wherein a conductive path is formed from the conductive pad of the first substrate to the TSV structure of the second substrate.

摘要翻译： 一种方法提供具有导电焊盘的第一衬底，并且分别在导电焊盘上形成导电叠层的Cu，TaN和AlCu层。 第一衬底的AlCu层与第二衬底的贯穿衬底（TSV）结构结合，其中导电路径由第一衬底的导电焊盘形成到第二衬底的TSV结构。

公开(公告)号：US20110051378A1

公开(公告)日：2011-03-03

申请号：US12813979

申请日：2010-06-11

申请人： Tsung-Ding Wang ,  Bo-I Lee ,  Chien-Hsiun Lee

发明人： Tsung-Ding Wang ,  Bo-I Lee ,  Chien-Hsiun Lee

IPC分类号： H05K7/00 ,  B32B37/02

CPC分类号： H01L24/97 ,  B32B37/02 ,  B32B38/0004 ,  B32B2457/14 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L21/67005 ,  H01L21/67144 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06568 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2224/81 ,  H01L2924/00

摘要： An integrated circuit structure includes a bottom die; a top die bonded to the bottom die with the top die having a size smaller than the bottom die; and a molding compound over the bottom die and the top die. The molding compound contacts edges of the top die. The edges of the bottom die are vertically aligned to respective edges of the molding compound.

摘要翻译： 集成电路结构包括底模; 顶模与顶模结合，顶模的尺寸小于底模; 以及在底模和顶模上方的模塑料。 模塑料接触顶模的边缘。 底模的边缘垂直对准模塑料的相应边缘。

公开(公告)号：US20100015792A1

公开(公告)日：2010-01-21

申请号：US12176770

申请日：2008-07-21

申请人： Bo-I Lee ,  Dean Wang

发明人： Bo-I Lee ,  Dean Wang

IPC分类号： H01L21/44

CPC分类号： H01L24/13 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/13009 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/13181 ,  H01L2224/16 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/01007 ,  H01L2224/13099 ,  H01L2924/04953

摘要： A method provides a first substrate with a conductive pad and disposes layers of Cu, TaN, and AlCu, respectively, forming a conductive stack on the conductive pad. The AlCu layer of the first substrate is bonded to a through substrate via (TSV) structure of a second substrate, wherein a conductive path is formed from the conductive pad of the first substrate to the TSV structure of the second substrate.

摘要翻译： 一种方法提供具有导电焊盘的第一衬底，并且分别在导电焊盘上形成导电叠层的Cu，TaN和AlCu层。 第一衬底的AlCu层与第二衬底的贯穿衬底（TSV）结构结合，其中导电路径由第一衬底的导电焊盘形成到第二衬底的TSV结构。

公开(公告)号：US08932906B2

公开(公告)日：2015-01-13

申请号：US12193950

申请日：2008-08-19

申请人： Dean Wang ,  Chen-Shien Chen ,  Kai-Ming Ching ,  Bo-I Lee ,  Chien-Hsiun Lee

发明人： Dean Wang ,  Chen-Shien Chen ,  Kai-Ming Ching ,  Bo-I Lee ,  Chien-Hsiun Lee

IPC分类号： H01L21/00 ,  H01L23/00 ,  H01L23/48 ,  H01L21/18

CPC分类号： H01L25/0657 ,  H01L21/187 ,  H01L23/481 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2224/16113 ,  H01L2224/16146 ,  H01L2224/73103 ,  H01L2224/73204 ,  H01L2224/81 ,  H01L2224/81193 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/06 ,  H01L2924/07025 ,  H01L2924/00014

摘要： System and method for bonding semiconductor substrates is presented. A preferred embodiment comprises forming a buffer layer over a surface of a semiconductor substrate while retaining TSVs that protrude from the buffer layer in order to prevent potential voids that might form. A protective layer is formed on another semiconductor substrate that will be bonded to the first semiconductor substrate. The two substrates are aligned and bonded together, with the buffer layer preventing any short circuit contacts to the surface of the original semiconductor substrate.

摘要翻译： 提出了用于接合半导体衬底的系统和方法。 优选实施例包括在半导体衬底的表面上形成缓冲层，同时保留从缓冲层突出的TSV，以便防止可能形成的潜在的空隙。 在与第一半导体衬底接合的另一个半导体衬底上形成保护层。 两个基板对准并结合在一起，缓冲层防止与原始半导体衬底的表面的任何短路接触。