公开(公告)号：WO2019107094A1

公开(公告)日：2019-06-06

申请号：PCT/JP2018/041257

申请日：2018-10-31

Applicant: MITSUBISHI ELECTRIC CORPORATION ,  MITSUBISHI ELECTRIC R&D CENTRE EUROPE B.V.

Inventor： EWANCHUK, Jeffrey ,  BRANDELERO, Julio ,  MOLLOV, Stefan

IPC: H01L23/34 ,  H01L23/49

CPC classification number: H01L23/5389 ,  H01L23/345 ,  H01L23/62 ,  H01L24/01 ,  H01L24/29 ,  H01L24/32 ,  H01L2224/291 ,  H01L2224/29116 ,  H01L2224/32225 ,  H01L2924/014 ,  H01L2924/00014

Abstract: The present invention concerns a system for allowing the restoration of an interconnection of a die of a power module, a first terminal of the interconnection being fixed on the die and a second terminal of the interconnection being connected to an electric circuit. The system comprises: - at least one material located in the vicinity of the first terminal of the interconnection, the material having a predetermined melting temperature, - means for controlling the temperature of the die at the predetermined melting temperature during a predetermined period of time. The present invention concerns also the method.

公开(公告)号：WO2016142372A1

公开(公告)日：2016-09-15

申请号：PCT/EP2016/054894

申请日：2016-03-08

Applicant: INFINEON TECHNOLOGIES BIPOLAR GMBH & CO. KG

Inventor： PELMER, Reimund

IPC: H01L23/49 ,  H01L23/485 ,  H01L25/07

CPC classification number: H01L24/06 ,  H01L24/05 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L25/072 ,  H01L2224/05552 ,  H01L2224/0603 ,  H01L2224/06131 ,  H01L2224/06151 ,  H01L2224/29101 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/4811 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/4846 ,  H01L2224/48472 ,  H01L2224/4901 ,  H01L2224/49111 ,  H01L2224/4917 ,  H01L2224/49175 ,  H01L2224/49431 ,  H01L2224/49433 ,  H01L2224/73265 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/1203 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/15787 ,  H01L2924/351 ,  H01L2224/85399 ,  H01L2224/05599 ,  H01L2924/014 ,  H01L2924/2076 ,  H01L2924/01047 ,  H01L2924/14 ,  H01L2924/01014 ,  H01L2924/01012 ,  H01L2924/01204 ,  H01L2924/05042 ,  H01L2924/05032 ,  H01L2924/05432 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein Leistungshalbleitermodul (10) aufweisend: • wenigstens ein Substrat (4); • wenigstens einen auf dem Substrat (4) angeordneten Leistungshalbleiter (2), der auf seiner dem Substrat abgewandten Seite eine Anschlussfläche (21) aufweist; • eine auf dem Substrat (4) neben dem Leistungshalbleiter (2) angeordnete, gegebenenfalls segmentierte Lastpotenzialfläche (23); • mehrere Bondverbindungen (25, 26) zur parallelen elektrisch leitenden Verbindung der Anschlussfläche (21) mit der Lastpotenzialfläche (23), wobei jede Bondverbindung (25, 26) wenigstens einen ersten Bondfuß (31) auf der Lastpotenzialfläche (23) und mehrere zweite Bondfüße (32) auf der Anschlussfläche (21) aufweist und wobei jede Bondverbindung (25, 26) auf der Anschlussfläche (21) wenigstens ein Ende aufweist, • wobei die mehreren Bondverbindungen (25, 26) in wenigstens zwei Gruppen (25 bzw. 26) aus mehreren Bondverbindungen gleicher Anzahl von Bondfüßen arrangiert sind und die zweiten Bondfüße (32) jeder Bondverbindung einer Gruppe ausschließlich in einem durch eine Teilfläche der Anschlussfläche definierten Segment oder Bereich (22a bzw. 22b) der Anschlussfläche (21) angeordnet sind und die Gruppen sich dahingehend unterscheiden, dass deren erste Bondfüße (31) in einem unterschiedlichen, bevorzugt aber innerhalb jeder Gruppe übereinstimmenden, Abstand (a 1 bzw. a 2 ) zum Leistungshalbleiter (2) auf der Lastpotenzialfläche (23) angeordnet sind.

Abstract translation: 本发明涉及一种功率半导体模块（10），包括：•至少一个基板（4）; •（4），其布置功率半导体（2），从基板背向侧具有连接表面的衬底（21）上的至少一个; •在衬底上A（4）旁的功率半导体（2）被布置，任选分段负载潜在表面（23）; •用于与负载电势表面（23），每个所述键（25，26）的至少一个第一接合脚（31）上的负载的潜在表面（23）和多个第二接合脚的连接表面（21）的平行导电连接的多个键合连接（25，26） （32）的连接表面（21），并且其中，在所述垫（21），每个键（25，26）的至少一个端部，•其中，在至少两个组，所述多个键合连接（25，26）（25和26） 所述连接表面（21）和彼此的基团的（22B 22a或）被布置从多个键的键合脚数，和的基团的每一个接合的第二接合脚（32）在由垫区段或部分的局部表面限定的空间排他布置是相同的： 不同之处在于第一接合脚（31），或在一个不同的，但优选在每个组匹配，距离（A1 。A2）（具有上的负载电势表面（23功率半导体2））被设置。

公开(公告)号：WO2016093769A1

公开(公告)日：2016-06-16

申请号：PCT/SG2015/000143

申请日：2015-12-11

Applicant: HERAEUS MATERIALS SINGAPORE PTE., LTD.

Inventor： LIAO, Jin Zhi ,  SARANGAPANI, Murali ,  YEUNG, Ping Ha

IPC: H01L23/49

CPC classification number: H01L24/45 ,  H01L24/43 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/4312 ,  H01L2224/43125 ,  H01L2224/4321 ,  H01L2224/4382 ,  H01L2224/43825 ,  H01L2224/43826 ,  H01L2224/43827 ,  H01L2224/43848 ,  H01L2224/43986 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45016 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4556 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48472 ,  H01L2224/85045 ,  H01L2224/85065 ,  H01L2224/85075 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2224/85439 ,  H01L2224/85444 ,  H01L2224/85455 ,  H01L2224/85464 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/01015 ,  H01L2224/45639 ,  H01L2224/45644 ,  H01L2224/45669 ,  H01L2224/45664 ,  H01L2924/00015 ,  H01L2924/1203 ,  H01L2924/1204 ,  H01L2924/01047 ,  H01L2924/01028 ,  H01L2924/01025 ,  H01L2924/01078 ,  H01L2924/01024 ,  H01L2924/0102 ,  H01L2924/01057 ,  H01L2924/01013 ,  H01L2924/01005 ,  H01L2924/0104 ,  H01L2924/01022 ,  H01L2924/01026 ,  H01L2924/01079 ,  H01L2924/01001 ,  H01L2924/01007 ,  H01L2924/01014 ,  H01L2924/013 ,  H01L2924/01202 ,  H01L2924/20303 ,  H01L2924/20304 ,  H01L2924/20305 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2224/78 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/01204 ,  H01L2924/01033 ,  H01L2924/01016 ,  H01L2924/01203

Abstract: The invention relates to a wire and a method of manufacture, the wire comprising at least a core comprising copper (2) and elemental phosphorus; a first coating layer (3) composed of at least one element selected from the group comprising of palladium, platinum and silver; a further coating layer (41) composed of at least one element selected from silver and gold; wherein at least one of the following conditions is met: Al) the ratio of the average grain size of the crystal grains in the core and the diameter of the wire is in the range of from 0.14 - 0.28 and the relative standard deviation RSD of the average grain size is less than 0.9; or A2) the degree of recrystallization of the crystal grains in the core is in the range of from 50 to 95 %; or A3) the fraction of twin boundaries is in the range of from 2 to 25 %; or A4) 18 to 42 % of the grains of the wire are oriented in direction and 27 to 38 % of the grains of the wire are oriented in direction.

Abstract translation: 本发明涉及一种电线和一种制造方法，所述电线包括至少包含铜（2）和元素磷的芯; 由选自钯，铂和银的至少一种元素组成的第一涂层（3）; 由选自银和金的至少一种元素构成的另外的涂层（41） 其中符合以下条件中的至少一个：Al）芯中的晶粒的平均晶粒尺寸与线的直径的比在0.14-0.28的范围内，并且相对标准偏差RSD 平均粒径小于0.9; 或A2）芯中的晶粒的再结晶度为50〜95％的范围。 或A3），双边界的分数在2至25％的范围内; 或A4）线的18〜42％的粒子取向为<100>方向，并且线的粒子的27〜38％取向为<111>方向。

公开(公告)号：WO2015178573A1

公开(公告)日：2015-11-26

申请号：PCT/KR2015/002246

申请日：2015-03-09

Applicant: 주식회사 아이티엠반도체

Inventor： 나혁휘 ,  황호석 ,  김영석 ,  박성범 ,  안상훈 ,  지영남

IPC: H01L23/62 ,  H01L23/49

CPC classification number: H01L23/49 ,  H01L23/62 ,  H01L2224/05554 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2924/00

Abstract: 본 발명은 별도의 션트저항을 구비하지 않고 기존의 내부적으로 본딩된 와이어를 이용하여 션트저항의 역할을 대신하도록 되어 있는 배터리 보호 IC 장치로서, 보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판 및 션트저항을 포함하며, 상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자에 직접 연결되고, 상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자에 상기 제1 도전패드를 거쳐 연결될 수 있다.

Abstract translation: 本发明是一种不具有单独的分流电阻器的电池保护IC器件，而是使用传统的内部接合线作为分流电阻器。 电池保护IC器件包括：包括保护IC和第一FET的芯片; 从所述芯片分离并具有设置在其上的第一导电焊盘的基底基板; 以及分流电阻器，其中分流电阻器的一端可以直接连接到布置在芯片上的过电流检测端子，并且分流电阻器的另一端可以通过第一导电焊盘连接到布置的接地参考端子 在芯片上。

公开(公告)号：WO2015000596A1

公开(公告)日：2015-01-08

申请号：PCT/EP2014/001825

申请日：2014-07-02

Applicant: ROSENBERGER HOCHFREQUENZTECHNIK GMBH & CO. KG

Inventor： CAHILL, Sean, S. ,  SANJUAN, Eric, A.

IPC: H01L23/49 ,  H01L23/50 ,  H01L23/552 ,  H01L23/66 ,  H01L25/065 ,  H01L25/10

CPC classification number: H01L24/49 ,  H01L23/4952 ,  H01L23/49861 ,  H01L23/50 ,  H01L23/552 ,  H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L2223/6611 ,  H01L2223/6638 ,  H01L2224/05553 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/4556 ,  H01L2224/45565 ,  H01L2224/4569 ,  H01L2224/48011 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49109 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/85444 ,  H01L2224/8592 ,  H01L2224/85931 ,  H01L2224/85935 ,  H01L2224/85939 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06537 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2224/45099 ,  H01L2924/20751 ,  H01L2924/00 ,  H01L2924/00012

Abstract: A die package having lead structures connecting to a die that provide for electromagnetic interference reductions. Mixed impedance leads connected to said die have a first lead with a first metal core (302), a dielectric layer (300,304) surrounding the first metal core (302), and first outer metal layer (306) connected to ground; and a second lead with a second metal core (302), and a second dielectric layer (300,304) surrounding the second metal core (302), and a second outer metal layer (306) connected to ground. Each lead reducing susceptibility to EMI and crosstalk.

Abstract translation: 具有连接到提供电磁干扰减少的管芯的引线结构的管芯封装。 连接到所述管芯的混合阻抗引线具有带有第一金属芯（302）的第一引线，围绕第一金属芯（302）的介电层（300,304）和连接到地的第一外金属层（306） 和具有第二金属芯（302）的第二引线和围绕第二金属芯（302）的第二介电层（300,304）和连接到地的第二外金属层（306）。 每个引线降低EMI和串扰的敏感性。

公开(公告)号：WO2015000594A1

公开(公告)日：2015-01-08

申请号：PCT/EP2014/001823

申请日：2014-07-02

Applicant: ROSENBERGER HOCHFREQUENZTECHNIK GMBH & CO. KG

Inventor： CAHILL, Sean, S. ,  SANJUAN, Eric, A.

IPC: H01L23/49 ,  H01L23/367 ,  H01L23/467 ,  H01L23/473 ,  H01L23/66 ,  H01L25/065 ,  H01L25/10 ,  H01L23/38 ,  H01Q23/00

CPC classification number: H01L24/45 ,  H01L23/367 ,  H01L23/66 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/105 ,  H01L2223/6611 ,  H01L2223/6677 ,  H01L2224/05553 ,  H01L2224/45014 ,  H01L2224/45565 ,  H01L2224/4569 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48195 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49109 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/85444 ,  H01L2224/8592 ,  H01L2224/85935 ,  H01L2224/85939 ,  H01L2225/06506 ,  H01L2225/06537 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2225/1052 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01Q1/283 ,  H01Q23/00 ,  H01L2224/45099 ,  H01L2924/00012

Abstract: The present invention relates to a die interconnect system, comprising a first die (1) having a plurality of connection pads (3), and at least one interconnect (10,20) extending from the first die (1), the interconnect having a plurality of metal cores (12,42) with a core diameter, and a dielectric layer (15,43) surrounding the metal cores (12,42) with a dielectric thickness, with at least a portion of dielectric layer (15, 43) surrounding adjacent metal cores (12,42) along the length of the plurality of metal cores (12,42), and an outer metal layer (41) attached to ground.

Abstract translation: 本发明涉及一种芯片互连系统，其包括具有多个连接焊盘（3）的第一裸片（1）和从第一裸片（1）延伸的至少一个互连（10,20），所述互连具有 多个具有芯直径的金属芯（12,42）和围绕具有电介质厚度的金属芯（12,42）的电介质层（15,43），其中至少一部分电介质层（15,43） 围绕所述多个金属芯（12,42）的长度的相邻的金属芯（12,42）和附接到地面的外部金属层（41）。

公开(公告)号：WO2014178792A1

公开(公告)日：2014-11-06

申请号：PCT/SG2014/000151

申请日：2014-04-04

Applicant: HERAEUS MATERIALS SINGAPORE PTE., LTD.

Inventor： YEUNG PING HA ,  SARANGAPANI, Murali ,  MILKE, Eugen

IPC: H01L23/49 ,  C22C9/00

CPC classification number: H01B5/02 ,  C22C9/00 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/745 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/4321 ,  H01L2224/43985 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45639 ,  H01L2224/45644 ,  H01L2224/45664 ,  H01L2224/45669 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48824 ,  H01L2224/48844 ,  H01L2224/85205 ,  H01L2224/859 ,  H01L2924/00011 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/181 ,  H05K1/0213 ,  H05K1/111 ,  H01L2924/01047 ,  H01L2924/00015 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/01028 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/01078 ,  H01L2924/01024 ,  H01L2924/0102 ,  H01L2924/01058 ,  H01L2924/01012 ,  H01L2924/01057 ,  H01L2924/01013 ,  H01L2924/01005 ,  H01L2924/0104 ,  H01L2924/01022 ,  H01L2924/01015 ,  H01L2924/01016 ,  H01L2924/01026 ,  H01L2924/01025 ,  H01L2924/00014 ,  H01L2224/43848 ,  H01L2924/01204 ,  H01L2924/01203 ,  H01L2924/01029 ,  H01L2924/01014 ,  H01L2924/013 ,  H01L2924/00 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/00012 ,  H01L2924/01033

Abstract: The invention is related to a bonding wire, comprising a core with a surface, wherein the core comprises copper as a main component, wherein the core comprises copper as a main component, wherein an average size of crystal grains in the core is between 2.5 μm and 30 μm, and wherein a yield strength of the bonding wire is less than 120 MPa.

Abstract translation: 本发明涉及一种接合线，其包括具有表面的芯，其中所述芯包括铜作为主要成分，其中所述芯包括铜作为主要成分，其中所述芯中的晶粒的平均尺寸为2.5μm 30μm，接合线的屈服强度小于120MPa。

公开(公告)号：WO2014166547A1

公开(公告)日：2014-10-16

申请号：PCT/EP2013/057698

申请日：2013-04-12

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： VISVANATHAN, Vinod, Panicker ,  SHANMUGAM CHETTIAR, Sathappan

IPC: H01L23/49 ,  H01L21/60 ,  H01L33/62 ,  H01L31/02 ,  H01S5/042

CPC classification number: H01L24/48 ,  H01L23/3171 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/85 ,  H01L33/62 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/4899 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/85186 ,  H01L2224/85986 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/3861 ,  H01L2224/85051 ,  H01L2924/014 ,  H01L2924/20753 ,  H01L2924/00 ,  H01L2224/4554 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: An electronic device comprises a semiconductor chip (200) with a surface. A bond pad (230) is arranged on said surface. A layer of electrically insulating material (240) is arranged on said surface in a section of said surface. The section is arranged between said bond pad (230) and an edge of said surface. A bond wire (110) is arranged between said bond pad (230) and a contact pad (330).

Abstract translation: 电子设备包括具有表面的半导体芯片（200）。 接合焊盘（230）布置在所述表面上。 在所述表面的一部分中的所述表面上布置有一层电绝缘材料（240）。 该部分布置在所述接合焊盘（230）和所述表面的边缘之间。 接合线（110）布置在所述接合焊盘（230）和接触焊盘（330）之间。

公开(公告)号：WO2014137286A1

公开(公告)日：2014-09-12

申请号：PCT/SG2014/000064

申请日：2014-02-19

Applicant: HERAEUS MATERIALS SINGAPORE PTE.LTD.

Inventor： CHEW, Yeong, Huey ,  SARANGAPANI, Murali ,  MILKE, Eugen

IPC: H01L23/49 ,  C22C9/00 ,  H01L21/60

CPC classification number: H01L24/43 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/4312 ,  H01L2224/4321 ,  H01L2224/4382 ,  H01L2224/43848 ,  H01L2224/43985 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/45664 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48472 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48824 ,  H01L2224/48844 ,  H01L2224/85099 ,  H01L2224/85205 ,  H01L2924/00011 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/01047 ,  H01L2924/01015 ,  H01L2924/01203 ,  H01L2924/01201 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20109 ,  H01L2924/00014 ,  H01L2924/20303 ,  H01L2924/20304 ,  H01L2924/20305 ,  H01L2924/01204 ,  H01L2924/01202 ,  H01L2924/013 ,  H01L2924/00013 ,  H01L2924/00015 ,  H01L2924/00 ,  H01L2924/2011 ,  H01L2924/00012 ,  H01L2924/01005 ,  H01L2924/01033 ,  H01L2924/01034

Abstract: The invention is related to a bonding wire, comprising a core (2) with a surface, wherein the core comprises copper as a main component, and a coating layer (3) superimposed over the surface of the core (2), wherein the coating layer (3) comprises palladium as a main component, wherein the core (2) comprises at least 5 wt.ppm silver and at least 20 wt. ppm phosphorus as further components, wherein the wire meets the relation 0.0008

Abstract translation: 本发明涉及一种接合线，其包括具有表面的芯（2），其中所述芯包括铜作为主要成分，以及重叠在所述芯（2）的表面上的涂层（3），其中所述涂层 层（3）包括钯作为主要成分，其中芯（2）包含至少5重量ppm的银和至少20重量％ ppm磷作为其他组分，其中线满足关系0.0008

公开(公告)号：WO2013167603A1

公开(公告)日：2013-11-14

申请号：PCT/EP2013/059509

申请日：2013-05-07

Applicant: HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG

Inventor： MILKE, Eugen ,  PRENOSIL, Peter ,  THOMAS, Sven

IPC: H01L23/49

CPC classification number: H01B1/026 ,  C22F1/08 ,  H01B1/023 ,  H01B13/00 ,  H01B13/0016 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/43 ,  H01L2224/43848 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/45624 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/48824 ,  H01L2224/85205 ,  H01L2224/85424 ,  H01L2924/00011 ,  H01L2924/00015 ,  H01L2924/01015 ,  H01L2924/01047 ,  H01L2924/01322 ,  H01L2924/1203 ,  H01L2924/12041 ,  H01L2924/12043 ,  H01L2924/1304 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/20303 ,  H01L2924/20304 ,  H01L2924/20305 ,  H01L2924/2076 ,  H01L2924/01203 ,  H01L2924/01204 ,  H01L2924/01205 ,  H01L2924/01206 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/00 ,  H01L2924/013 ,  H01L2924/20104 ,  H01L2924/20105 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/00013 ,  H01L2924/00012 ,  H01L2924/01049 ,  H01L2924/01006

Abstract: The invention relates to a wire, preferably a bonding wire for bonding in microelectronics, comprising a copper core (2) with a surface and coating layer (3), which coating layer (3) is superimposed over the surface of the core (2), wherein the coating layer (3) comprises aluminium, wherein in any cross-sectional view of the wire the area share of the coating layer (3) is in the range of from 20 to 50 %, based on the total area of the cross-section of the wire, and wherein the aspect ratio between the longest path and the shortest path through the wire in any cross-sectional view is in the range of from larger than 0.8 to 1.0, and wherein the wire has a diameter in the range of from 100 μm to 600 μm. The invention further relates to a process for making a wire, to a wire obtainable by said process, to an electric device comprising at least two elements and at least aforementioned wire, to a propelled device comprising said electric device and to a process of connecting two elements through aforementioned wire by wedge bonding.

Abstract translation: 本发明涉及一种线，优选用于在微电子学中接合的接合线，包括具有表面和涂层（3）的铜芯（2），该覆层（3）重叠在芯体（2）的表面上， ，其中所述涂层（3）包括铝，其中在所述电线的任何横截面视图中，基于所述十字的总面积，所述涂层（3）的面积份额在20至50％的范围内 并且其中在任何横截面视图中，最长路径和穿过线的最短路径之间的纵横比在大于0.8至1.0的范围内，并且其中线的直径在该范围内 从100公斤到600公斤。 本发明还涉及一种用于将线材制成的方法，可由所述方法获得的线材包括至少包括两个元件和至少前述的线材的电气设备，该电气设备包括所述电气设备的推进设备和连接两个 元素通过上述丝线通过楔形粘结。