公开(公告)号：JP2012256679A

公开(公告)日：2012-12-27

申请号：JP2011128249

申请日：2011-06-08

申请人： Elpida Memory Inc ,  エルピーダメモリ株式会社

发明人： KITADA RYOHEI ,  YAMAGUCHI MASAHIRO

IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L25/0657 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5226 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68359 ,  H01L2224/0401 ,  H01L2224/05027 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05647 ,  H01L2224/11002 ,  H01L2224/1134 ,  H01L2224/13009 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00014

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method, which can improve yield of the semiconductor device.SOLUTION: A semiconductor device 10 having a chip laminate 14 including laminated first and second semiconductor chips 35, 36-1, 36-2, 36-3, 36-4, comprises: semiconductor substrates 41, 61; circuit element layers 42, 62 provided on first surfaces 41a, 61a of the semiconductor substrates 41, 61, respectively; first surface insulation layers 47, 65 provided on surfaces of the circuit element layers 42, 62, respectively; first rear face insulation layers 49, 64 provided on second surfaces 41b, 61b of the semiconductor substrates 41, 61, respectively; second rear face insulation layers 51, 66 provided on surfaces opposite to surfaces contacting the semiconductor substrates 41, 61, respectively, among surfaces of the first rear insulation layers 49, 64 and including insulation substances different from those of the first rear face insulation layers 49, 64; and through electrodes penetrating the semiconductor substrates 41, 61, respectively.

摘要翻译： 要解决的问题：提供可以提高半导体器件的产量的半导体器件和制造方法。 解决方案：具有包括层压的第一和第二半导体芯片35,36-1,36-2,36-3,36-4的芯片层压体14的半导体器件10包括：半导体衬底41,61; 分别设置在半导体基板41,61的第一面41a，61a上的电路元件层42,62。 分别设置在电路元件层42,62的表面上的第一表面绝缘层47,65。 分别设置在半导体基板41,61的第二表面41b，61b上的第一背面绝缘层49,64; 第一背面绝缘层51,66设置在与第一后绝缘层49,64的表面之间分别与半导体基板41,61接触的表面相对的表面上，并且包括与第一背面绝缘层49不同的绝缘材料 ，64; 并穿过分别穿过半导体衬底41,61的电极。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2012129452A

公开(公告)日：2012-07-05

申请号：JP2010281638

申请日：2010-12-17

申请人： Toshiba Corp ,  株式会社東芝

发明人： WATABE TAKESHI ,  IMOTO TAKASHI ,  KARAKANE YUJI

IPC分类号： H01L25/065 ,  H01L21/56 ,  H01L23/12 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L23/3128 ,  H01L21/566 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device that can be manufactured in low cost, can easily be stacked, and has high reliability, and to provide a semiconductor package in which a plurality of such semiconductor devices are stacked.SOLUTION: A semiconductor device comprises a substrate including wiring. At least one first-surface-side semiconductor chip is mounted on a first surface of the substrate and is electrically connected to the wiring. First-surface-side metal balls are provided on the first surface of the substrate and are electrically connected to the first-surface-side semiconductor chip via the wiring. A first-surface-side resin seals the wiring on the first surface of the substrate, the first-surface-side semiconductor chip, and the first-surface-side metal balls. The top of the first-surface-side metal balls protrude and are exposed from the surface of the first-surface-side resin.

摘要翻译： 解决的问题：为了提供可以以低成本制造，可以容易地堆叠并且具有高可靠性的半导体器件，并且提供其中堆叠多个这样的半导体器件的半导体封装。 解决方案：半导体器件包括包括布线的基板。 至少一个第一表面侧半导体芯片安装在基板的第一表面上并电连接到布线。 第一表面侧金属球设置在基板的第一表面上，并通过布线与第一表面侧半导体芯片电连接。 第一表面侧树脂将衬底的第一表面，第一表面侧半导体芯片和第一表面侧金属球上的布线密封。 第一表面侧金属球的顶部突出并从第一表面侧树脂的表面露出。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2010250493A

公开(公告)日：2010-11-04

申请号：JP2009098235

申请日：2009-04-14

申请人： Hitachi Displays Ltd ,  株式会社 日立ディスプレイズ

发明人： DOI KOJI ,  MANBA NORIO ,  NAGATA KOJI ,  KUMAGAI SHUNJI

IPC分类号： G06F3/041 ,  H01H36/00

CPC分类号： H01L24/24 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/82 ,  H01L24/92 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05551 ,  H01L2224/24146 ,  H01L2224/9202 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19106 ,  H05K1/0306 ,  H05K1/144 ,  H05K3/4007 ,  H05K3/42 ,  Y10T29/49002 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To detect a touch position with high accuracy even if a touch area protrudes from an electrode area. SOLUTION: A shape of the touch area is assumed to be a circle, for example. In regard to an overlapped area of the touch area circle with an electrode area 6, a width in an X-direction (overlapped width X46) and a width in a Y-direction (overlapped width Y47) are obtained from sensor measurement values. When the overlapped width X46 differs from the overlapped width Y47, it is decided that the touch area protrudes from the electrode area, and calculation is made by regarding a center position of the touch area circle as a touch position. COPYRIGHT: (C)2011,JPO&INPIT

摘要翻译： 要解决的问题：即使触摸区域从电极区域突出，也可以高精度地检测触摸位置。

解决方案：例如，触摸区域的形状被假定为圆形。 关于具有电极区域6的触摸区域的重叠区域，从传感器测量值获得X方向（重叠宽度X46）和Y方向（重叠宽度Y47）的宽度。 当重叠宽度X46与重叠宽度Y47不同时，判定触摸区域从电极区域突出，并且通过将触摸区域圆的中心位置作为触摸位置进行计算。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2010245290A

公开(公告)日：2010-10-28

申请号：JP2009092319

申请日：2009-04-06

申请人： Canon Inc ,  キヤノン株式会社

发明人： YONEHARA TAKAO ,  SAKAGUCHI KIYOFUMI ,  KAWASE NOBUO ,  NAKAGAWA KENJI

IPC分类号： H01L27/00 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L25/0657 ,  H01L21/6835 ,  H01L24/94 ,  H01L2221/68318 ,  H01L2221/6835 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor chip which is mounted in three dimensions at low cost by improving transfer technique. SOLUTION: A method of manufacturing the semiconductor chip including a through-electrode 4 penetrating a semiconductor layer 3 and an integrated circuit 7 includes the steps of: preparing a first substrate 1 including a separation layer 2 and the semiconductor layer 3 formed on the separation layer; forming the integrated circuit in the semiconductor layer; forming, in the semiconductor layer, a hole or groove 4 having a depth that does not reach the separation layer; filling the hole or the groove with an electrical conductor; bonding a second substrate 11 to the semiconductor layer to form a bonded structure; separating the bonded structure at the separation layer to prepare the second substrate to which the semiconductor layer is transferred; and removing at least a portion of the back surface side of the semiconductor layer exposed by the separation to expose the bottom of the electrical conductor. COPYRIGHT: (C)2011,JPO&INPIT

摘要翻译： 要解决的问题：提供通过改进转印技术以低成本安装在三维中的半导体芯片。 解决方案：一种制造半导体芯片的方法，该半导体芯片包括穿透半导体层3和集成电路7的贯通电极4，包括以下步骤：制备包括分离层2和形成在第一基板1上的半导体层3的第一基板1 分离层; 在半导体层中形成集成电路; 在半导体层中形成具有未到达分离层的深度的孔或槽4; 用电导体填充孔或槽; 将第二基板11接合到半导体层以形成接合结构; 在分离层分离结合结构，制备半导体层转移到其上的第二基板; 以及去除通过分离暴露的半导体层的背面侧的至少一部分，以露出电导体的底部。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2010232648A

公开(公告)日：2010-10-14

申请号：JP2010046590

申请日：2010-03-03

申请人： Nec Corp ,  日本電気株式会社

发明人： YAMAMICHI SHINTARO ,  NAKAJIMA YOSHIKI ,  MORI KENTARO ,  KIKUCHI KATSU

IPC分类号： H01L23/12 ,  H05K3/46

CPC分类号： H01L23/5389 ,  H01L21/6835 ,  H01L23/49816 ,  H01L23/49822 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/105 ,  H01L2221/68345 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/92244 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/15331 ,  H05K1/185 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/10674 ,  H05K2203/063 ,  H01L2924/00012 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To suppress curving of a semiconductor device, having a semiconductor element built in an insulating layer, near the semiconductor element. SOLUTION: The semiconductor device 50 includes the semiconductor element 1 including a semiconductor substrate 2, an insulating layer 10 in which the semiconductor element 1 is buried, and a wiring structure 20, a portion of which is connected to the semiconductor element 1. The semiconductor substrate 2 has one or a plurality of openings 3 formed, as a means of reducing the amount of curving of the semiconductor element 1, at least on one principal surface side of the semiconductor substrate 2. COPYRIGHT: (C)2011,JPO&INPIT

摘要翻译： 解决的问题：为了抑制在半导体元件附近具有内置在绝缘层中的半导体元件的半导体器件的弯曲。 解决方案：半导体器件50包括半导体衬底2，半导体元件1被埋置的绝缘层10和半导体元件1连接的布线结构20的半导体元件1 半导体衬底2具有至少在半导体衬底2的一个主表面侧上形成的一个或多个开口3，作为减少半导体元件1的弯曲量的手段。版权所有：（C ）2011，JPO＆INPIT

公开(公告)号：JP6355059B2

公开(公告)日：2018-07-11

申请号：JP2017024980

申请日：2017-02-14

申请人： インテル・コーポレーション

发明人： ラオラン、ディグヴィジャイ エー. ,  リ、ヨンガン ,  マネパッリ、ラウール エヌ. ,  ソト ゴンザレス、ハビエル

IPC分类号： H01L25/07 ,  H01L25/18 ,  H01L25/065

CPC分类号： H01L25/50 ,  H01L21/4846 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5226 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/80 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2221/68386 ,  H01L2224/0401 ,  H01L2224/0508 ,  H01L2224/05111 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05169 ,  H01L2224/05541 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05644 ,  H01L2224/06181 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/13005 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/8385 ,  H01L2224/9222 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/40501 ,  H01L2924/00014 ,  H01L2924/206 ,  H01L2924/00 ,  H01L2924/014

公开(公告)号：JP6343359B2

公开(公告)日：2018-06-13

申请号：JP2017006457

申请日：2017-01-18

申请人： アップル インコーポレイテッド

发明人： ファイ アンソニー ,  ボイル エヴァン アール ,  ヤン ジピン ,  ウー ジョンファ

IPC分类号： H01L23/12

CPC分类号： H01L25/0657 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/56 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5283 ,  H01L23/5286 ,  H01L23/5384 ,  H01L23/552 ,  H01L23/60 ,  H01L24/06 ,  H01L24/14 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/85 ,  H01L25/065 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/05599 ,  H01L2224/06151 ,  H01L2224/06177 ,  H01L2224/1405 ,  H01L2224/1414 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06537 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/1443 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15313 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

公开(公告)号：JP6316585B2

公开(公告)日：2018-04-25

申请号：JP2013264445

申请日：2013-12-20

申请人： 三星電子株式会社 ,  Samsung Electronics Co.,Ltd.

发明人： 姜 泌 圭 ,  金 兌 泳 ,  朴 炳 律 ,  朴 点 龍 ,  朴 津 鎬 ,  李 圭 夏 ,  鄭 徳 泳 ,  崔 吉 鉉

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L27/10 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/3205

CPC分类号： H01L25/0657 ,  G11C8/00 ,  G11C16/08 ,  H01L21/6835 ,  H01L21/7684 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/544 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2224/02372 ,  H01L2224/03002 ,  H01L2224/03614 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06181 ,  H01L2224/11002 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/13 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13169 ,  H01L2224/14051 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014

公开(公告)号：JP2018006712A

公开(公告)日：2018-01-11

申请号：JP2016136291

申请日：2016-07-08

申请人： 新光電気工業株式会社

发明人： 佐藤 淳史 ,  近藤 人資 ,  深瀬 克哉

IPC分类号： H05K3/40 ,  H05K3/42 ,  H05K3/46

CPC分类号： H05K1/186 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/3121 ,  H01L23/3157 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L2221/68345 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19102 ,  H01L2924/386 ,  H05K1/111 ,  H05K1/115 ,  H05K3/4007 ,  H05K3/424 ,  H05K3/4682 ,  H05K2201/10015 ,  H05K2201/10515 ,  H05K2201/10636 ,  H05K2201/10734 ,  H05K2201/10977 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/00012

摘要： 【課題】埋め込み配線と電子部品の電極との接続信頼性を向上した配線基板を提供する。 【解決手段】本配線基板は、絶縁層と、前記絶縁層に内蔵された電子部品と、前記絶縁層に形成され、前記絶縁層の一方の面側に開口し、前記電子部品の電極を露出するビアホールと、前記絶縁層に埋め込まれ、一方の面が前記絶縁層の一方の面から露出する第1配線層と、前記第1配線層の一方の面に形成された配線パターン、及び前記配線パターンから前記ビアホール内に延在して前記電子部品の電極と直接接続されたビア配線、を含む第2配線層と、を有する。 【選択図】図1

公开(公告)号：JP2017126806A

公开(公告)日：2017-07-20

申请号：JP2017088851

申请日：2017-04-27

申请人： インテル・コーポレーション

发明人： デ ボニス、トーマス ジェイ. ,  メイ、リリア ,  シズ、ラジェン エス. ,  レナヴィカー、ムクル ピー. ,  ダニ、アシャイ エー. ,  プラック、エドワード アール. ,  デッピシュ、カール エル. ,  プラカシュ、アンナ エム. ,  マタヤバス (ジュニア)、ジェームス シー. ,  ザン、ジェイソン ジエピン ,  アラヴァムダン、スリニヴァサ アール. ,  リン、チャン

IPC分类号： H01L21/60

CPC分类号： H01L23/49816 ,  H01L21/4853 ,  H01L21/565 ,  H01L21/76802 ,  H01L23/3128 ,  H01L23/49822 ,  H01L24/17 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/13023 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L24/16 ,  H01L2924/12042 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/37001

摘要： 【課題】TMI(Through Mold Interconnect)相互接続の歩留まりを高めるパッケージ構造を提供する。 【解決手段】下部基板502と、該基板上に配置されたモールド化合物506とを含む。半導体ダイ507は、モールド化合物内に埋め込まれ、基板上の複数の領域に電気的に結合される。複数の下部はんだボール521は基板上の半導体ダイの周りに配置され、表面にソリッドコーティング(融剤材料534)を有する。ソリッドコーティングは、はんだボールと他のはんだボールとの融合を促進する浄化剤を含む。複数のはんだボール及びそれぞれのソリッドコーティングを露出させる複数のビアのそれぞれは、モールド化合物に形成される。モールド化合物のアウターエッジは、複数のビア及び半導体ダイの間のモールド化合物の複数の領域よりも小さい厚さを有する。 【選択図】図5