利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

786 条记录 (耗时 0.046 秒)

    Self Aligned Air-Gap in Interconnect Structures
    93.
    发明申请
    Self Aligned Air-Gap in Interconnect Structures 有权
    互连结构中的自对准空隙

    公开(公告)号：US20110084357A1

    公开(公告)日：2011-04-14

    申请号：US12972228

    申请日：2010-12-17

    申请人： Chung-Shi Liu ,  Chen-Hua Yu

    发明人： Chung-Shi Liu ,  Chen-Hua Yu

    IPC分类号： H01L23/482

    CPC分类号： H01L21/7682 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76831 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit structure comprising an air gap and methods for forming the same are provided. The integrated circuit structure includes a conductive line; a self-aligned dielectric layer on a sidewall of the conductive line; an air-gap horizontally adjoining the self-aligned dielectric layer; a low-k dielectric layer horizontally adjoining the air-gap; and a dielectric layer on the air-gap and the low-k dielectric layer.

    摘要翻译： 提供一种包括气隙的集成电路结构及其形成方法。 集成电路结构包括导线; 在导电线的侧壁上的自对准电介质层; 水平地邻接所述自对准介电层的气隙; 水平地邻接气隙的低k电介质层; 以及气隙和低k电介质层上的电介质层。

    Semiconductor Device Having Multiple Fin Heights
    95.
    发明申请
    Semiconductor Device Having Multiple Fin Heights 有权
    具有多个翅片高度的半导体器件

    公开(公告)号：US20110037129A1

    公开(公告)日：2011-02-17

    申请号：US12912522

    申请日：2010-10-26

    申请人： Chen-Hua Yu ,  Chen-Nan Yeh ,  Yu-Rung Hsu

    发明人： Chen-Hua Yu ,  Chen-Nan Yeh ,  Yu-Rung Hsu

    IPC分类号： H01L29/78

    CPC分类号： H01L29/7851 ,  H01L29/66795

    摘要： A semiconductor device having multiple fin heights is provided. Multiple fin heights are provided by using multiple masks to recess a dielectric layer within a trench formed in a substrate. In another embodiment, an implant mold or e-beam lithography are utilized to form a pattern of trenches in a photoresist material. Subsequent etching steps form corresponding trenches in the underlying substrate. In yet another embodiment, multiple masking layers are used to etch trenches of different heights separately. A dielectric region may be formed along the bottom of the trenches to isolate the fins by performing an ion implant and a subsequent anneal.

    摘要翻译： 提供具有多个翅片高度的半导体器件。 通过使用多个掩模来在形成在衬底中的沟槽内凹入电介质层来提供多个翅片高度。 在另一个实施例中，使用植入模具或电子束光刻来形成光致抗蚀剂材料中的沟槽图案。 随后的蚀刻步骤在下面的衬底中形成对应的沟槽。 在另一个实施例中，使用多个掩模层来分别蚀刻不同高度的沟槽。 可以沿着沟槽的底部形成电介质区域，以通过执行离子注入和随后的退火来隔离散热片。

    Near Non-Adaptive Virtual Metrology and Chamber Control
    98.
    发明申请
    Near Non-Adaptive Virtual Metrology and Chamber Control 有权
    近非自适应虚拟计量和室控制

    公开(公告)号：US20110009998A1

    公开(公告)日：2011-01-13

    申请号：US12766626

    申请日：2010-04-23

    申请人： Amy Wang ,  Chen-Hua Yu ,  Jean Wang ,  Henry Lo ,  Francis Ko ,  Chih-Wei Lai ,  Kewei Zuo

    发明人： Amy Wang ,  Chen-Hua Yu ,  Jean Wang ,  Henry Lo ,  Francis Ko ,  Chih-Wei Lai ,  Kewei Zuo

    IPC分类号： G05B13/04

    CPC分类号： G05B13/048

    摘要： Embodiments of the present invention relate to a method for a near non-adaptive virtual metrology for wafer processing control. In accordance with an embodiment of the present invention, a method for processing control comprises diagnosing a chamber of a processing tool that processes a wafer to identify a key chamber parameter, and controlling the chamber based on the key chamber parameter if the key chamber parameter can be controlled, or compensating a prediction model by changing to a secondary prediction model if the key chamber parameter cannot be sufficiently controlled.

    摘要翻译： 本发明的实施例涉及一种用于晶片处理控制的近非自适应虚拟测量方法。 根据本发明的实施例，一种用于处理控制的方法包括：诊断处理工具的室，其处理晶片以识别密钥室参数，以及如果密钥室参数可以基于密钥室参数来控制室 如果密钥室参数不能被充分地控制，则通过改变为次级预测模型来控制或补偿预测模型。