公开(公告)号：US09165875B2

公开(公告)日：2015-10-20

申请号：US13456038

申请日：2012-04-25

申请人： Chen-Hua Yu ,  Mirng-Ji Lii ,  Hao-Yi Tsai ,  Kai-Chiang Wu

发明人： Chen-Hua Yu ,  Mirng-Ji Lii ,  Hao-Yi Tsai ,  Kai-Chiang Wu

IPC分类号： H01L23/498 ,  H01L25/10 ,  H01L21/48 ,  H01L23/00 ,  H01L21/56 ,  H01L25/065

CPC分类号： H01L23/49811 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/1134 ,  H01L2224/13017 ,  H01L2224/13078 ,  H01L2224/13082 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/81193 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An interposer includes a substrate having a contact pad structure and a stud operably coupled to the contact pad structure. A solder ball is seated on the contact pad structure and formed around the stud. The stud is configured to regulate a collapse of the solder ball when a top package is mounted to the substrate.

摘要翻译： 插入器包括具有接触焊盘结构的基板和可操作地耦合到接触垫结构的螺柱。 焊球位于接触垫结构上并形成在螺柱周围。 螺柱被配置为当顶部封装安装到基板时调节焊球的塌陷。

公开(公告)号：US08643196B2

公开(公告)日：2014-02-04

申请号：US13426386

申请日：2012-03-21

申请人： Chen-Hua Yu ,  Tin-Hao Kuo ,  Chen-Shien Chen ,  Mirng-Ji Lii ,  Sheng-Yu Wu ,  Yen-Liang Lin

发明人： Chen-Hua Yu ,  Tin-Hao Kuo ,  Chen-Shien Chen ,  Mirng-Ji Lii ,  Sheng-Yu Wu ,  Yen-Liang Lin

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L23/49811 ,  H01L21/76885 ,  H01L23/49816 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/1145 ,  H01L2224/1146 ,  H01L2224/13005 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13017 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13147 ,  H01L2224/16238 ,  H01L2924/1306 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/206 ,  H01L2924/00

摘要： The present disclosure provides an integrated circuit. The integrated circuit includes an interconnect structure formed on a substrate; a landing metal trace formed on the interconnect structure and coupled to the interconnect structure, wherein the landing metal trace includes a first width T defined in a first direction; and a metal bump post formed on and aligned with the landing metal trace, wherein the metal bump post includes a second width U defined in the first direction, and the second width U is greater than the first width T.

摘要翻译： 本发明提供集成电路。 集成电路包括形成在基板上的互连结构; 形成在所述互连结构上并联接到所述互连结构的着陆金属迹线，其中所述着陆金属迹线包括沿第一方向限定的第一宽度T; 以及形成在所述着陆金属迹线上并与所述着陆金属迹线对准的金属凸块柱，其中所述金属凸块柱包括在所述第一方向上限定的第二宽度U，并且所述第二宽度U大于所述第一宽度T.

公开(公告)号：US08618827B2

公开(公告)日：2013-12-31

申请号：US12903984

申请日：2010-10-13

申请人： Tung-Liang Shao ,  Shih-Wei Liang ,  Ying-Ju Chen ,  Ching-Jung Yang ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Chen-Hua Yu

发明人： Tung-Liang Shao ,  Shih-Wei Liang ,  Ying-Ju Chen ,  Ching-Jung Yang ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Chen-Hua Yu

IPC分类号： G01R31/02 ,  G01R31/26

CPC分类号： G01R31/2648 ,  G01R31/002 ,  G01R31/2644 ,  G01R31/2884 ,  H01L22/34 ,  H01L2224/13

摘要： Provided is a test structure for testing an unpackaged semiconductor wafer. The test structure includes a force-application component that is coupled to an interconnect structure of the semiconductor wafer. The force-application component is operable to exert a force to the semiconductor wafer. The test structure also includes first and second test portions that are coupled to the interconnect structure. The first and second test portions are operable to measure an electrical performance associated with a predetermined region of the interconnect structure. The first and second test portions are operable to measure the electrical performance while the force is exerted to the semiconductor wafer.

摘要翻译： 提供了一种用于测试未封装的半导体晶片的测试结构。 测试结构包括耦合到半导体晶片的互连结构的施力部件。 力施加部件可操作以向半导体晶片施加力。 测试结构还包括耦合到互连结构的第一和第二测试部分。 第一和第二测试部分可操作以测量与互连结构的预定区域相关联的电性能。 第一和第二测试部分可操作以在力施加到半导体晶片时测量电气性能。

公开(公告)号：US20130285237A1

公开(公告)日：2013-10-31

申请号：US13456038

申请日：2012-04-25

申请人： Chen-Hua Yu ,  Mirng-Ji Lii ,  Hao-Yi Tsai ,  Kai-Chiang Wu

发明人： Chen-Hua Yu ,  Mirng-Ji Lii ,  Hao-Yi Tsai ,  Kai-Chiang Wu

IPC分类号： H01L23/48 ,  H01L21/60

CPC分类号： H01L23/49811 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/1134 ,  H01L2224/13017 ,  H01L2224/13078 ,  H01L2224/13082 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/81193 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An interposer includes a substrate having a contact pad structure and a stud operably coupled to the contact pad structure. A solder ball is seated on the contact pad structure and formed around the stud. The stud is configured to regulate a collapse of the solder ball when a top package is mounted to the substrate.

摘要翻译： 插入器包括具有接触焊盘结构的基板和可操作地耦合到接触垫结构的螺柱。 焊球位于接触垫结构上并形成在螺柱周围。 螺柱被配置为当顶部封装安装到基板时调节焊球的塌陷。

公开(公告)号：US20130270693A1

公开(公告)日：2013-10-17

申请号：US13445699

申请日：2012-04-12

申请人： Yu-Jen Tseng ,  Guan-Yu Chen ,  Sheng-Yu Wu ,  Chen-Hua Yu ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Tin-Hao Kuo

发明人： Yu-Jen Tseng ,  Guan-Yu Chen ,  Sheng-Yu Wu ,  Chen-Hua Yu ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Tin-Hao Kuo

IPC分类号： H01L23/498 ,  G06F17/50

CPC分类号： G06F17/5068 ,  H01L23/3192 ,  H01L23/49838 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/13015 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/17104 ,  H01L2224/81191 ,  H01L2224/81385 ,  H01L2224/81444 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2224/1144

摘要： A method and device for preventing the bridging of adjacent metal traces in a bump-on-trace structure. An embodiment comprises determining the coefficient of thermal expansion (CTE) and process parameters of the package components. The design parameters are then analyzed and the design parameters may be modified based on the CTE and process parameters of the package components.

摘要翻译： 一种用于防止在跟踪轨迹结构中的相邻金属迹线桥接的方法和装置。 一个实施例包括确定包装部件的热膨胀系数（CTE）和工艺参数。 然后分析设计参数，并且可以基于包装部件的CTE和工艺参数来修改设计参数。

公开(公告)号：US08476770B2

公开(公告)日：2013-07-02

申请号：US13178345

申请日：2011-07-07

申请人： Tung-Liang Shao ,  Chih-Hang Tung ,  Chen-Hua Yu ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Da-Yuan Shih

发明人： Tung-Liang Shao ,  Chih-Hang Tung ,  Chen-Hua Yu ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Da-Yuan Shih

IPC分类号： H01L23/48

CPC分类号： H01L21/76802 ,  B29C43/04 ,  B29C43/18 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/19 ,  H01L2224/2939 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2224/83005

摘要： Methods and apparatus for forming through vias in an integrated circuit package are disclosed. An apparatus is disclosed, having a substrate having one or more bond pad terminals for receiving electrical connections on at least one surface; an encapsulation layer covering the at least one surface of the substrate and having a first thickness; a plurality of through vias extending through the encapsulation layer and positioned in correspondence with at least one of the one or more bond pad terminals; conductor material disposed within the plurality of through vias to form electrical connectors within the plurality of through vias; and at least one external terminal disposed on a surface of the encapsulation layer, electrically coupled to one of the one or more bond pad terminals by an electrical connector in at least one of the plurality of through vias. Package arrangements and methods for the through vias are disclosed.

摘要翻译： 公开了用于在集成电路封装中形成通孔的方法和装置。 公开了一种装置，其具有一个基板，该基板具有一个或多个接合焊盘端子，用于在至少一个表面上接收电连接; 覆盖所述衬底的所述至少一个表面并具有第一厚度的封装层; 多个通孔，其延伸穿过所述封装层并且与所述一个或多个接合焊盘端子中的至少一个相对应地定位; 导体材料设置在所述多个通孔内，以在所述多个通孔内形成电连接器; 以及设置在所述封装层的表面上的至少一个外部端子，通过所述多个通孔中的至少一个通孔中的电连接器电耦合到所述一个或多个接合焊盘端子中的一个。 公开了通孔的封装结构和方法。

公开(公告)号：US20130093097A1

公开(公告)日：2013-04-18

申请号：US13271952

申请日：2011-10-12

申请人： Chen-Hua Yu ,  Chung-Shi Liu ,  Mirng-Ji Lii ,  Ming-Da Cheng ,  Chih-Wei Lin

发明人： Chen-Hua Yu ,  Chung-Shi Liu ,  Mirng-Ji Lii ,  Ming-Da Cheng ,  Chih-Wei Lin

IPC分类号： H01L23/48 ,  H01L21/56

CPC分类号： H01L25/50 ,  H01L21/31051 ,  H01L21/4846 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76802 ,  H01L21/76819 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5383 ,  H01L24/16 ,  H01L24/19 ,  H01L24/32 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/105 ,  H01L2221/68345 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H05K1/185 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2224/48

摘要： A package-on-package (PoP) structure comprises a first package and a second package. The first package comprises a first die, a second die, and a core material. The core material has a first surface and a second surface. A first redistribution layer (RDL) is on the first surface, and a second RDL is on the second surface. The first die is disposed in the core material between the first surface and the second surface. The second die is coupled to one of the first RDL and the second RDL. The second package comprises a third die and an interposer. The interposer has a first side and a second side. The third die is coupled to the second side of the interposer. The first package is coupled to the second package by first electrical connectors coupled to the second side of the interposer and the first RDL.

摘要翻译： 封装封装（PoP）结构包括第一封装和第二封装。 第一包装包括第一模具，第二模具和芯材料。 芯材料具有第一表面和第二表面。 第一再分配层（RDL）位于第一表面上，第二RDL位于第二表面上。 第一模具设置在第一表面和第二表面之间的芯材料中。 第二管芯耦合到第一RDL和第二RDL之一。 第二包装包括第三管芯和插入件。 插入器具有第一侧和第二侧。 第三裸片耦合到插入器的第二侧。 第一封装通过耦合到插入件的第二侧和第一RDL的第一电连接器耦合到第二封装。

公开(公告)号：US20130009319A1

公开(公告)日：2013-01-10

申请号：US13178345

申请日：2011-07-07

申请人： Tung-Liang Shao ,  Chih-Hang Tung ,  Chen-Hua Yu ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Da-Yuan Shih

发明人： Tung-Liang Shao ,  Chih-Hang Tung ,  Chen-Hua Yu ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Da-Yuan Shih

IPC分类号： H01L23/48 ,  B29C43/04 ,  H01L21/56

CPC分类号： H01L21/76802 ,  B29C43/04 ,  B29C43/18 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/19 ,  H01L2224/2939 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2224/83005

摘要： Methods and apparatus for forming through vias in an integrated circuit package are disclosed. An apparatus is disclosed, having a substrate having one or more bond pad terminals for receiving electrical connections on at least one surface; an encapsulation layer covering the at least one surface of the substrate and having a first thickness; a plurality of through vias extending through the encapsulation layer and positioned in correspondence with at least one of the one or more bond pad terminals; conductor material disposed within the plurality of through vias to form electrical connectors within the plurality of through vias; and at least one external terminal disposed on a surface of the encapsulation layer, electrically coupled to one of the one or more bond pad terminals by an electrical connector in at least one of the plurality of through vias. Package arrangements and methods for the through vias are disclosed.

摘要翻译： 公开了用于在集成电路封装中形成通孔的方法和装置。 公开了一种装置，其具有一个基板，该基板具有一个或多个接合焊盘端子，用于在至少一个表面上接收电连接; 覆盖所述衬底的所述至少一个表面并具有第一厚度的封装层; 多个通孔，其延伸穿过所述封装层并且与所述一个或多个接合焊盘端子中的至少一个相对应地定位; 导体材料设置在所述多个通孔内，以在所述多个通孔内形成电连接器; 以及设置在所述封装层的表面上的至少一个外部端子，通过所述多个通孔中的至少一个通孔中的电连接器电耦合到所述一个或多个接合焊盘端子中的一个。 公开了通孔的封装结构和方法。

公开(公告)号：US08169076B2

公开(公告)日：2012-05-01

申请号：US12537001

申请日：2009-08-06

申请人： Mirng-Ji Lii ,  Chien-Hsiun Lee ,  Chen-Hua Yu ,  Shin-Puu Jeng ,  Chin-Yu Ku

发明人： Mirng-Ji Lii ,  Chien-Hsiun Lee ,  Chen-Hua Yu ,  Shin-Puu Jeng ,  Chin-Yu Ku

IPC分类号： H01L23/498

CPC分类号： H01L24/05 ,  H01L24/12 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/056 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/29111 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/05552

摘要： An integrated circuit structure includes a semiconductor substrate, and a polyimide layer over the semiconductor substrate. An under-bump-metallurgy (UBM) has a first portion over the polyimide layer, and a second portion level with the polyimide layer. A first solder bump and a second solder bump are formed over the polyimide layer, with a pitch between the first solder bump and the second solder bump being no more than 150 μm. A width of the UBM equals one-half of the pitch plus a value greater than 5 μm.

摘要翻译： 集成电路结构包括半导体衬底和半导体衬底上的聚酰亚胺层。 凸块下冶金（UBM）在聚酰亚胺层上具有第一部分，并且具有与聚酰亚胺层的第二部分水平。 第一焊料凸块和第二焊料凸块形成在聚酰亚胺层上，第一焊料凸块和第二焊料凸块之间的间距不超过150μm。 UBM的宽度等于间距的一半加上大于5μm的值。

公开(公告)号：US08324731B2

公开(公告)日：2012-12-04

申请号：US12591532

申请日：2009-11-23

申请人： Chen-Hua Yu ,  Shwang-Ming Jeng ,  Yung-Cheng Lu ,  Huilin Chang ,  Ting-Yu Shen ,  Yichi Liao

发明人： Chen-Hua Yu ,  Shwang-Ming Jeng ,  Yung-Cheng Lu ,  Huilin Chang ,  Ting-Yu Shen ,  Yichi Liao

IPC分类号： H01L21/31

CPC分类号： B29C43/222 ,  A44B17/0029 ,  A44B17/0058 ,  B29C43/28 ,  B29C2793/009 ,  B29L2031/7282 ,  B29L2031/729 ,  H01L24/05 ,  H01L24/06 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2224/45099

摘要： An integrated circuit device having at least a bond pad for semiconductor devices and method for fabricating the same are provided. A bond pad has a first passivation layer having a plurality of openings. A conductive layer which overlies the openings and portions of the first passivation layer, having a first portion overlying the first passivation layer and a second portion overlying the openings. A second passivation layer overlies the first passivation layer and covers edges of the conductive layer.

摘要翻译： 提供了至少具有用于半导体器件的接合焊盘的集成电路器件及其制造方法。 接合焊盘具有具有多个开口的第一钝化层。 覆盖在开口和第一钝化层的部分上的导电层，其具有覆盖第一钝化层的第一部分和覆盖开口的第二部分。 第二钝化层覆盖在第一钝化层上并覆盖导电层的边缘。