公开(公告)号：WO2010034650A2

公开(公告)日：2010-04-01

申请号：PCT/EP2009/061921

申请日：2009-09-15

Applicant: ROBERT BOSCH GMBH ,  GOTTFRIED, Knut ,  WIEMER, Maik ,  FRANKE, Axel ,  TRAUTMANN, Achim ,  FEYH, Ando ,  KNIES, Sonja ,  FROEMEL, Joerg

Inventor： GOTTFRIED, Knut ,  WIEMER, Maik ,  FRANKE, Axel ,  TRAUTMANN, Achim ,  FEYH, Ando ,  KNIES, Sonja ,  FROEMEL, Joerg

IPC: B81C1/00

CPC classification number: B81C1/00238 ,  B81B2207/012 ,  B81C2203/0118 ,  B81C2203/019 ,  B81C2203/038 ,  H01L24/94 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: Die vorliegende Erfindung betrifft eine Kontaktanordnung (3a, 3b) zur Herstellung einer beabstandeten, elektrisch leitfähigen und vorzugsweise hermetischen Verbindung zwischen einem ersten Wafer (1) und einem zweiten Wafer (4), wobei die Kontaktanordnung (3a, 3b) einen elektrischen Anschlusskontakt (30), eine Passivierungsschicht (31) auf dem Anschlusskontakt (30) und eine auf der Passivierungsschicht (31) angeordnete dielektrische Abstandsschicht (32) umfasst und wobei die Kontaktanordnung (3a, 3b) zumindest auf einem der Wafer (1, 4) angeordnet ist. Sie ist dadurch gekennzeichnet, dass die Kontaktanordnung (3a, 3b) mit einem ersten zur Ausbildung einer Metall-Metall-Verbindung befähigten Material (33, 36) zumindest teilweise gefüllte Gräben (34) umfasst, wobei die Gräben (34) durchgehende Gräben von der Abstandsschicht (32) durch die Passivierungsschicht (31) hindurch bis zum Anschlusskontakt (30) sind und dass das erste Material (33, 36) in den Gräben (34) vom Anschlusskontakt (30) bis zum oberen Rand der Gräbe angeordnet ist.

Abstract translation: 本发明涉及一种接触装置（3A，3B），用于产生第一晶片（1）和第二晶片（4）之间的间隔，导电的，并且最好是气密的连接，其中，所述接触装置（3A，3B）（电端子接触件30 排列），在所述连接接点（30）和一个（在钝化层31）介质隔离层（32），并且其中，所述接触装置上的钝化层（31）（3A，3B）被布置在至少在晶片上的一个（1，4）。 它的特征在于，所述接触装置（3A，3B），其具有第一能形成金属对金属的接合材料（33，36）的至少部分地填充的沟槽（34），其中，所述沟槽（34）的连续槽 通过向所述终端（30），并且在从所述连接触头（30）的沟槽（34），第一材料（33，36）间隔层（32）穿过钝化层（31）被布置成在Gräbe的上边缘。

公开(公告)号：WO2008132212A2

公开(公告)日：2008-11-06

申请号：PCT/EP2008055255

申请日：2008-04-29

Applicant: EPCOS AG ,  KIWITT JUERGEN ,  PITSCHI MAXIMILIAN ,  BAUER CHRISTIAN ,  KOCH ROBERT

Inventor： KIWITT JUERGEN ,  PITSCHI MAXIMILIAN ,  BAUER CHRISTIAN ,  KOCH ROBERT

IPC: H03H9/05 ,  H03H9/70 ,  H03H9/72

CPC classification number: H03H9/0561 ,  H01F17/0006 ,  H01G4/40 ,  H01L23/64 ,  H01L2223/6672 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/81138 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H03H9/0547 ,  H03H9/0557 ,  H03H9/706 ,  H03H9/725 ,  H01L2924/0002 ,  H01L2924/0102 ,  H01L2924/01068 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014

Abstract: The invention relates to a stable electrical component comprising a carrier substrate (1) and a chip mounted thereon. The component comprises a reactance element and a support element which are at least partially disposed between the carrier substrate (1) and the chip (2). The reactance element is produced at least in part by at least one conductor track (31) and comprises at least one element selected from at least one coil, at least one capacitor and at least one transmission line. Said transmission line is a line that produces a phase shift of at least 30° at a bandpass frequency of the component.

Abstract translation: 本发明提供一种稳定的电部件与载体基板（1）和一个安装在该芯片（2）上。 该组件具有的电抗元件和至少部分设置在所述支承衬底（1）和所述芯片（2）之间的支撑部件。 电抗元件是至少部分地由至少一个导体轨道（31）来实现。 电抗元件包括从至少一个线圈中的至少一个元件，至少一个电容器和至少一个传输线。 作为传输线，一条线被参考，其在该装置的一个通频率使至少30度的相位旋转。

公开(公告)号：WO2007146757A3

公开(公告)日：2008-03-20

申请号：PCT/US2007070661

申请日：2007-06-08

Applicant: IBM ,  DAUBENSPECK TIMOTHY H ,  GAMBINO JEFFREY P ,  MUZZY CHRISTOPHER D ,  SAUTER WOLFGANG

Inventor： DAUBENSPECK TIMOTHY H ,  GAMBINO JEFFREY P ,  MUZZY CHRISTOPHER D ,  SAUTER WOLFGANG

IPC: H01L21/44

CPC classification number: H01L24/11 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05027 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/11334 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/11912 ,  H01L2224/13006 ,  H01L2224/131 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00

Abstract: In a first aspect, a method comprises depositing a first metal containing layer (16) into a trench structure, which contacts a metalized area (12) of a semiconductor structure (10). The method further includes patterning at least one opening in a resist to the first metal containing layer (16). The opening should be in alignment with the trench structure. At least a pad metal containing layer (20) is formed within the at least one opening (preferably by electroplating processes). The resist (18) and the first metal layer (16) underlying the resist (18) are then etched (with the second metal layer (20) acting as a mask, in embodiments). The method includes flowing solder material (22) within the trench and on pad metal containing layer (20) after the etching process. The structure is a controlled collapse chip connection (C4) structure comprising at least one electroplated metal layer formed in a resist pattern to form at least one ball limiting metallurgical layer. The structure further includes an underlying metal layer devoid of undercuts.

Abstract translation: 在第一方面，一种方法包括将第一含金属层（16）沉积到与半导体结构（10）的金属化区域（12）接触的沟槽结构中。 该方法还包括将抗蚀剂中的至少一个开口构图到第一含金属层（16）。 开口应与沟槽结构对齐。 在至少一个开口内（优选地，通过电镀工艺）形成至少一块垫金属层（20）。 然后在实施例中蚀刻抗蚀剂（18）和抗蚀剂（18）下面的第一金属层（16）（第二金属层（20）用作掩模）。 该方法包括在蚀刻工艺之后使沟槽内的焊料材料（22）和衬垫金属含有层（20）流动。 该结构是受控的崩溃芯片连接（C4）结构，包括至少一个以抗蚀剂图形形成的电镀金属层，以形成至少一个球限制冶金层。 该结构还包括没有底切的底层金属层。

公开(公告)号：WO2006100900A1

公开(公告)日：2006-09-28

申请号：PCT/JP2006/304340

申请日：2006-03-07

Applicant: 松下電器産業株式会社 ,  古川 光弘 ,  鷹野 敦

Inventor： 古川 光弘 ,  鷹野 敦

IPC: H01L21/60 ,  H03H9/145 ,  H03H9/25

CPC classification number: H01L24/11 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/0361 ,  H01L2224/03622 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/11472 ,  H01L2224/13023 ,  H01L2224/13084 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552

Abstract: 　本発明は、基板上に形成するアンダーバンプメタル膜であって、そのアンダーバンプメタル膜の構成が、白金族の金属膜からなる耐拡散バリア層と、その下層にアルミニウムを主成分とする応力緩和層を少なくとも備える。

Abstract translation: 公开了一种形成在基板上的底部基底金属膜。 这种底部填充金属膜至少包括由铂族金属膜和位于阻挡层下面并主要由铝构成的应力松弛层的扩散阻挡层。

公开(公告)号：WO2005039261A3

公开(公告)日：2005-08-25

申请号：PCT/US2004033946

申请日：2004-10-14

Applicant: UNITIVE INT LTD ,  RINNE GLENN A

Inventor： RINNE GLENN A

IPC: H01L21/44 ,  H01L21/60 ,  H01L23/485 ,  H05K3/34

CPC classification number: H01L23/48 ,  H01L21/44 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02175 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/10145 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13006 ,  H01L2224/13017 ,  H01L2224/13027 ,  H01L2224/13105 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/94 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H05K3/3442 ,  H05K2201/09381 ,  H05K2201/10674 ,  H05K2203/0465 ,  Y02P70/613 ,  H01L2224/11 ,  H01L21/78 ,  H01L2924/01083 ,  H01L2924/01031 ,  H01L2924/01048 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00014

Abstract: Methods of forming a solder structure may include providing a wafer including a plurality of die therein, and a solder wettable pad may be formed on one of the die adjacent an edge of the die. The solder wettable pad may have a length parallel to the edge of the die and a width perpendicular to the edge of the die wherein the length parallel to the edge of the die is greater than the width perpendicular to the edge of the die. A solder bump may be plated on the solder wettable pad, and the die may be separated from the wafer along the edge of the die after plating the solder bump on the solder wettable pad. Moreover, the solder bump may be reflowed on the solder wettable pad so that the solder structure extends laterally from the solder wettable pad beyond the edge of the die after separating the die from the wafer. Related structures are also discussed.

Abstract translation: 形成焊料结构的方法可以包括在其中提供包括多个管芯的晶片，并且可以在与管芯的边缘相邻的管芯中的一个上形成焊料可湿性焊盘。 焊料可湿性垫可以具有平行于管芯边缘的长度和垂直于管芯边缘的宽度，其中平行于管芯的边缘的长度大于垂直于管芯边缘的宽度。 可将焊料凸块电镀在焊料可湿性垫上，并且在将焊料凸块镀在焊料可润湿垫上之后，可以沿着模具的边缘将晶片与晶片分离。 此外，焊料凸块可以在焊料可润湿垫上回流，使得焊料结构从焊料可润湿垫横向延伸超过模具的边缘，从而将晶片与晶片分离。 还讨论了相关结构。

公开(公告)号：WO2012145038A1

公开(公告)日：2012-10-26

申请号：PCT/US2012/000203

申请日：2012-04-17

Applicant: TELEDYNE RAD-ICON IMAGING CORP. ,  FARRIER, Michael, George ,  ROUMBANIS, John, Bernard

Inventor： FARRIER, Michael, George ,  ROUMBANIS, John, Bernard

IPC: H01L23/48

CPC classification number: H01L31/0232 ,  H01L24/75 ,  H01L24/83 ,  H01L24/95 ,  H01L27/14661 ,  H01L27/1469 ,  H01L31/186 ,  H01L2224/05554 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45565 ,  H01L2224/4569 ,  H01L2224/4823 ,  H01L2224/4824 ,  H01L2224/49176 ,  H01L2224/75744 ,  H01L2224/83 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/10253 ,  H01L2924/15787 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: A method of making a tiled array of semiconductor dies includes aligning and flattening. One end of each semiconductor die has attached thereto a respective printed circuit board. The aligning aligns the semiconductor dies into the tiled array in such a way that the semiconductor dies rest on a vacuum plate and the one end of each die extends beyond an edge of the vacuum plate. The flattening flattens the semiconductor dies against the vacuum plate with a vacuum after the semiconductor dies are aligned.

Abstract translation: 制作半导体晶片的平铺阵列的方法包括对齐和平坦化。 每个半导体管芯的一端连接有相应的印刷电路板。 该对准将半导体管芯排列成平铺阵列，使得半导体管芯沉积在真空板上，并且每个管芯的一端延伸超过真空板的边缘。 在半导体管芯对准之后，扁平化使半导体管芯与真空板平齐。

公开(公告)号：WO2012133760A1

公开(公告)日：2012-10-04

申请号：PCT/JP2012/058567

申请日：2012-03-30

Applicant: ボンドテック株式会社 ,  山内 朗

Inventor： 山内　朗

IPC: H01L25/10 ,  H01L25/065 ,  H01L25/07 ,  H01L25/11 ,  H01L25/18

CPC classification number: H01L25/50 ,  H01L21/67144 ,  H01L21/6835 ,  H01L24/13 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L2221/68354 ,  H01L2221/68381 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/08145 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/75315 ,  H01L2224/75753 ,  H01L2224/7598 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81815 ,  H01L2224/8183 ,  H01L2224/83 ,  H01L2224/94 ,  H01L2224/95001 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/15788 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: 　複数の電子部品を基板上に平面配置して実装することをさらに容易に実現することが可能な実装技術を提供する。　基板ＷＡ上に第ｉ層の複数のチップＣＰｉが平面配置されて積層される。値ｉ＝２のときには、まず、仮基板ＷＴ２上に形成された樹脂層ＲＳ２に、第２層の複数のチップＣＰ２がフェイスアップ状態で平面配置され仮固定される。そして、仮基板ＷＴ２の上下を反転して第２層の複数のチップＣＰ２をフェイスダウン状態で仮基板ＷＴ２に保持し、基板ＷＡと仮基板ＷＴ２とを相対的に接近させることによって、第２層の各チップＣＰ２と基板ＷＡ上の第１層の各チップＣＰ１とが相対的に接近し、各チップＣＰ１と各チップＣＰ２とが接合する。さらに、各チップＣＰ２が各チップＣＰ１に接合された状態を維持しつつ、第２層の複数のチップＣＰ２から仮基板ＷＴ２が分離される。

Abstract translation: 提供了一种通过将电子部件平面地布置在基板上而更容易地将多个电子部件安装在基板上的安装技术。 在基板（WA）上，将第i层的多个芯片（CPi）平面放置并叠层。 当值i = 2时，首先，以面朝上的状态平面地配置多个第二层的芯片（CP2），并临时固定在形成于临时基板（WT2）上的树脂层（RS2）上。 然后，临时衬底（WT2）的上侧和下侧反转，并且第二层的芯片（CP2）以面朝下状态保持在临时衬底（WT2）上。 通过使衬底（WA）和临时衬底（WT2）通过使第二层的芯片（CP2）和衬底（WA）上的第一层的芯片（CP1）中的每一个彼此相对靠近， 彼此相对靠近，并且每个芯片（CP1）和每个芯片（CP2）彼此结合。 此外，在保持其中每个芯片（CP2）接合到每个芯片（CP1）的状态的同时，临时衬底（WT2）与第二层的芯片（CP2）分离。

公开(公告)号：WO2012127642A1

公开(公告)日：2012-09-27

申请号：PCT/JP2011/056903

申请日：2011-03-23

Applicant: 千住金属工業株式会社 ,  島村 将人 ,  大西 司 ,  高斎 光弘 ,  高木 和順 ,  野中 朋子 ,  鈴木 誠之 ,  林田 達 ,  石橋 世子

Inventor： 島村　将人 ,  大西　司 ,  高斎　光弘 ,  高木　和順 ,  野中　朋子 ,  鈴木　誠之 ,  林田　達 ,  石橋　世子

IPC: B23K35/26 ,  B23K35/363 ,  C22C13/00 ,  C22C13/02 ,  C22F1/00 ,  C22F1/16

CPC classification number: B23K35/262 ,  B23K35/0227 ,  B23K35/0244 ,  B23K35/025 ,  B23K35/26 ,  B23K35/3618 ,  C22C13/00 ,  C22C13/02 ,  C22F1/16 ,  H01L2924/00013 ,  H01L2924/014 ,  Y10T428/12222 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01083 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: 従来の耐落下衝撃性が良好なはんだ合金は、Sn-Ag-Cu はんだのAg やCu の含有量を少なくし、電極とはんだ付け部との界面に発生するCu6Sn5 やAg3Snなどの金属間化合物の成長を抑制することで、はんだ付け部が電極から剥離することを防止しているが、温度サイクル特性が良好ではなかった。 Ag を0.2～1.2 質量％、Cu を0.6～0.9 質量％、Bi を1.2～3.0 質量％、Sbを0.02～1.0 質量％、In を0.01～2.0 質量％含有し、残部Sn で構成した本発明のはんだ合金は、耐落下衝撃性及び温度サイクル特性に優れるため、微細なはんだ付けパターンを持った携帯機器などに使用しても、機器の落下時にはんだ付け部が破損せず、また、炎天下の車内などの高温の環境下でも、雪天の野外などの低温の環境下でも、熱疲労が発生しない。

Abstract translation: 在具有良好耐滴落冲击性的常规焊料合金中的Sn-Ag-Cu焊料中，Ag和Cu的量减少，并且在电极和焊接部分之间的界面处发生金属间化合物如Cu6Sn5和Ag3Sn的生长被抑制 以防止焊接部件与电极分离。 然而，这种焊料合金的温度循环特性不令人满意。 根据本发明的焊料合金包含0.2〜1.2质量％的Ag，0.6〜0.9质量％的Cu，1.2〜3.0质量％的Bi，0.02〜1.0质量％的Sb和0.01〜2.0质量％的In，其余为Sn 。 该焊料合金具有优异的耐滴落冲击性和温度循环性能。 因此，即使在具有细焊料图案的便携式装置等中使用时，如果装置掉落，焊接部件也不会损坏，即使在诸如太阳能车辆的内部的高温环境中也不会发生热疲劳， 低温环境，如多雪的天气。

公开(公告)号：WO2012121109A1

公开(公告)日：2012-09-13

申请号：PCT/JP2012/055255

申请日：2012-03-01

Applicant: JX日鉱日石金属株式会社 ,  波多野 隆紹 ,  長野 真之

Inventor： 波多野　隆紹 ,  長野　真之

IPC: C22C9/06 ,  C22C9/00 ,  C22C9/01 ,  C22C9/02 ,  C22C9/04 ,  C22C9/05 ,  C22C9/10 ,  C22F1/08 ,  H01B1/02 ,  H01L23/48 ,  C22F1/00

CPC classification number: C22C9/06 ,  C22F1/08 ,  H01B1/026 ,  H01L23/49579 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: 高強度及び高ノッチ曲げ性を兼備したＣｕ－Ｎｉ－Ｓｉ系合金及びその製造方法を提供する。Ｃｕ－Ｎｉ－Ｓｉ系合金は、０．８～４．５質量％のＮｉ及び０．２～１．０質量％のＳｉを含有し、残部が銅及び不可避的不純物からなり、板厚に対し４５～５５％の断面位置である板厚方向の中央部において、板厚方向と平行にＥＢＳＤ測定を行い、結晶方位を解析したときに、Ｃｕｂｅ方位｛０ ０ １｝＜１ ０ ０＞の面積率が１０～８０％、Ｂｒａｓｓ方位｛１ １ ０｝＜１ １ ２＞の面積率が２０％以下、Ｃｏｐｐｅｒ方位｛１ １ ２｝＜１ １ １＞の面積率が２０％以下である。

Abstract translation: 提供：结合高强度和高缺口弯曲性能的Cu-Ni-Si基合金; 及其制造方法。 Cu-Ni-Si系合金含有0.8〜4.5质量％的Ni和0.2〜1.0质量％的Si，余量由铜和不可避免的杂质构成。 此外，Cu-Ni-Si系合金的立方体取向{001} <100>的面积分率为10〜80％，黄铜取向{110} <112>的面积分率为20％以下，面积 当通过平行于片材的厚度方向进行EBSD测量来分析在片材厚度方向的中心部分的晶体取向时，铜取向{112} <111>的分数为20％以下，片材的厚度方向中央部分 是以厚度为45至55％的厚度存在的部分。

公开(公告)号：WO2012120930A1

公开(公告)日：2012-09-13

申请号：PCT/JP2012/051405

申请日：2012-01-24

Applicant: シャープ株式会社 ,  井尻 良 ,  頼 明照

Inventor： 井尻　良 ,  頼　明照

IPC: H01L23/48 ,  H01L21/338 ,  H01L23/12 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L23/49562 ,  H01L23/4952 ,  H01L24/48 ,  H01L24/49 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/7786 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/49111 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/49177 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/13064 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　ＧａＮを用いる半導体装置の低消費電力および高速応答特性のメリットを生かすことのできるデバイス実装構造を実現する。ソースリード１５とダイパッド１４が一体成形されたリードフレームを用いて、当該ダイパッド上にＧａＮデバイス１０を搭載する。そして、ＧａＮデバイスのソース端子１１を、ダイパッド１４とワイヤボンディングして実装される。これにより、チップ裏面からのリーク電流を減らし、オン抵抗を低減するとともに、ゲート－ソース間のループ電流を減らし、ソース配線側の寄生インダクタンスを低減することで、ゲート－ソース間の寄生容量を介したゲート電圧の発振を抑制する。

Abstract translation: 提供了可以使用GaN的半导体器件的低功耗和高速响应特性的优点的器件安装结构。 使用具有源极引线（15）的引线框架和一体地形成在其中的管芯焊盘（14），将GaN器件（10）安装在管芯焊盘（14）上。 然后，通过引线接合到芯片焊盘（14）来安装GaN器件的源极端子（11）。 因此，来自芯片背面的泄漏电流降低，导通电阻降低，栅极与源极之间的回路电流降低，源极配线侧的寄生电感降低，从而通过寄生电极抑制栅极电压振荡 栅极和源极之间的电容。