公开(公告)号：WO2010143369A1

公开(公告)日：2010-12-16

申请号：PCT/JP2010/003580

申请日：2010-05-28

Applicant: 株式会社日立製作所 ,  山口欣秀

Inventor： 山口欣秀

IPC: H01L25/065 ,  H01L21/60 ,  H01L23/52 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/81 ,  H01L23/481 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2224/13099 ,  H01L2224/0401

Abstract: 　複数の半導体素子基板を多数のバンプを用いて電気的に最短接続する際に、低荷重にて常温接合する方法を提供する。　上下に配置した第1の半導体素子基板と第2の半導体素子基板とを凸形状金属性導体バンプを介して接合する際に、あらかじめその先端を尖らせておいた凸形状バンプを、軟性金属を内包するバンプに圧入接合する。軟性金属を内包するバンプは、頂部、側壁部、および軟性金属本体の少なくとも３種類の材質からなる複合構造とする。

Abstract translation: 提供了一种使用大量凸块以最短距离将基板彼此电连接时，在室温下与多个半导体器件基板接合轻负载的方法。 当通过突出的金属导体凸块将设置在上面的第一半导体器件衬底接合到设置在下面的第二半导体器件衬底时，其顶端尖端的凸出凸块压配合到包含软金属的凸块中。 包含软质金属的凸起具有由至少三种用于顶部，侧壁部分和软金属主体部分的材料形成的复合结构。

公开(公告)号：WO2010076056A1

公开(公告)日：2010-07-08

申请号：PCT/EP2009/064260

申请日：2009-10-29

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  GAMBINO, Jeffrey ,  DAUBENSPECK, Timothy, Harrison ,  MUZZY, Christopher, David ,  SAUTER, Wolfgang ,  SULLIVAN, Timothy, Dooling

Inventor： GAMBINO, Jeffrey ,  DAUBENSPECK, Timothy, Harrison ,  MUZZY, Christopher, David ,  SAUTER, Wolfgang ,  SULLIVAN, Timothy, Dooling

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/0401 ,  H01L2224/05017 ,  H01L2224/05556 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: Structures with improved solder bump connections and methods of fabricating such structures are provided herein. The method includes forming a plurality of trenches in a dielectric layer extending to an underlying metal layer. The method further includes depositing metal in the plurality of trenches to form discrete metal line islands in contact with the underlying metal layer. The method also includes forming a solder bump in electrical connection to the plurality of metal line islands.

Abstract translation: 具有改善的焊料凸点连接的结构和制造这种结构的方法在本文中提供。 该方法包括在延伸到下面的金属层的电介质层中形成多个沟槽。 该方法还包括在多个沟槽中沉积金属以形成与下面的金属层接触的离散金属线岛。 该方法还包括形成与多个金属线岛电连接的焊料凸块。

公开(公告)号：WO2009096254A1

公开(公告)日：2009-08-06

申请号：PCT/JP2009/050664

申请日：2009-01-19

Applicant: 株式会社 村田製作所 ,  伊藤 優輝

Inventor： 伊藤 優輝

IPC: H01L23/12

CPC classification number: H01L23/48 ,  H01L24/02 ,  H01L24/03 ,  H01L24/29 ,  H01L24/31 ,  H01L24/90 ,  H01L2224/03 ,  H01L2224/0401 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/1184 ,  H01L2224/13005 ,  H01L2224/13027 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/83191 ,  H01L2224/83194 ,  H01L2224/90 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/207

Abstract: 　小型化しても容量結合により回路基板に実装することができる半導体集積回路装置を提供する。 　絶縁膜を介して複数の配線が順次積層されている半導体基板１１の主面１１ａに形成されたパッシベーション膜１４は、最上層配線１２の少なくとも一部が露出する開口１５を有する。パッシベーション膜１４の開口１５に露出する最上層配線１２及びパッシベーション膜１４の開口１５の周囲を被覆するように電極１９が形成され、電極１９を被覆するように誘電体層２０が形成されている。電極１９のうちパッシベーション膜１４の表面１４ａに形成された延出部１９ａと回路基板２の電極４とが、誘電体層２０を介して容量結合する。

Abstract translation: 公开了一种半导体集成电路器件，即使半导体集成电路器件的尺寸减小，也可以通过电容耦合而安装在电路板上。 在半导体衬底（11）的主表面（11a）上形成钝化膜（14），其中多个布线之间依次层叠有绝缘膜。 钝化膜具有露出至少一部分最上层布线（12）的开口（15）。 形成电极（19）以覆盖从钝化膜（14）的开口（15）露出的最上层布线（12）和钝化膜（14）的开口（15）的周边，以及电介质 形成层（20）以覆盖电极（19）。 在钝化膜（14）的表面（14a）上形成电极（19）的延伸部分（19a）和电路板（2）的电极（4）彼此电容耦合 ，其间具有介电层（20）。

公开(公告)号：WO2009013826A1

公开(公告)日：2009-01-29

申请号：PCT/JP2007/064601

申请日：2007-07-25

Applicant: 富士通マイクロエレクトロニクス株式会社 ,  松木 浩久 ,  今村 和之

Inventor： 松木 浩久 ,  今村 和之

IPC: H01L23/12 ,  H01L21/60

CPC classification number: H01L23/49816 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/49894 ,  H01L23/525 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/0231 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05557 ,  H01L2224/05599 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/30105

Abstract: 半導体素子（１００）における絶縁層上に配設された複数の電極パッド（４７）と、一端が前記電極パッド（４７）の表出部に接続され、前記電極パッド（４７）毎に前記絶縁層上に延在して配設された複数の導電層（５１）と、前記導電層（５１）の他端に配設された突起電極（５２）と、を備え、前記導電層（５１）の延在する方向は、前記電極パッド（４７）に対して一定の方向に延在していることを特徴とする半導体装置。

Abstract translation: 一种半导体器件，包括布置在半导体元件（100）中的绝缘层上的电极焊盘（47），每个导体层（51）的一端连接到电极焊盘（47）的暴露部分，并布置成延伸到绝缘层 每个电极焊盘（47）和每个布置在导电层（51）的另一端的突出电极（52）的特征在于，导电层（51）相对于电极在给定方向上延伸 垫（47）。

公开(公告)号：WO2008100923A3

公开(公告)日：2008-11-06

申请号：PCT/US2008053703

申请日：2008-02-12

Applicant: IBM ,  DAUBENSPECK TIMOTHY H ,  GAMBINO JEFFREY P ,  MUZZY CHRISTOPHER D ,  SAUTER WOLFGANG

Inventor： DAUBENSPECK TIMOTHY H ,  GAMBINO JEFFREY P ,  MUZZY CHRISTOPHER D ,  SAUTER WOLFGANG

IPC: B23K31/02 ,  H01L29/12

CPC classification number: H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/03462 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05006 ,  H01L2224/0501 ,  H01L2224/05083 ,  H01L2224/05546 ,  H01L2224/05624 ,  H01L2224/114 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/116 ,  H01L2224/11849 ,  H01L2224/11902 ,  H01L2224/13006 ,  H01L2224/13023 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/00014 ,  H01L2224/13099

Abstract: A system and method for eliminating undercut when forming a C4 solder bump for BLM (Ball Limiting Metallurgy) and improving the C4 pitch. In the process, a barrier layer metal stack (20') is deposited above a metal pad layer (19'). A top layer (22') of the barrier layer metals (e.g., Cu) is patterned by CMP with a bottom conductive layer (21 ') of the barrier metal stack (20') removed by etching. The diffusion barrier (40) and C4 solder bump (50) may be formed by electroless plating, in one embodiment, using a maskless technique, or by an electroplating techniques using a patterned mask. This allows the pitch of the C4 solder bumps to be reduced.

Abstract translation: 一种用于在形成用于BLM（限流冶金）的C4焊料凸块并提高C4间距时消除底切的系统和方法。 在该过程中，在金属垫层（19'）上方沉积阻挡层金属叠层（20'）。 通过CMP对阻挡层金属（例如Cu）的顶层（22'）进行图案化，通过蚀刻去除阻挡金属叠层（20'）的底部导电层（21'）。 扩散阻挡层（40）和C4焊料凸块（50）可以通过化学镀，在一个实施例中使用无掩模技术，或通过使用图案化掩模的电镀技术形成。 这样可以减少C4焊料凸点的间距。

公开(公告)号：WO2007100404A2

公开(公告)日：2007-09-07

申请号：PCT/US2006/061737

申请日：2006-12-07

Applicant: FREESCALE SEMICONDUCTOR INC. ,  CHATTERJEE, Ritwik

Inventor： CHATTERJEE, Ritwik

IPC: H01L23/48

CPC classification number: H01L21/76885 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/13021 ,  H01L2224/13099 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2924/0001 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19043

Abstract: A semiconductor device (10) and method has interconnects (38, 40, 42) with adjoining reservoir openings (44, 46, 48). A dielectric layer (20) is formed as part of an uppermost of the one or more interconnect layers (18). Openings (30) formed in the dielectric layer result in modified portions (32) of the dielectric layer along portions of sidewalls of the openings. The openings are filled with a conductive material, such as metal. An exposed portion (22) of the dielectric layer (20) is removed to form protruding pads (38, 40, 42) of the conductive material extending above the dielectric layer. Reservoir openings are formed adjacent the protruding pads by removing the modified portions of the dielectric layer. When the semiconductor device is bonded with another device (100), either a wafer or a die, laterally flowing metal collects in the reservoir openings and ensures that a reliable electrical connection is made between the semiconductor device and the other device.

Abstract translation: 半导体器件（10）和方法具有互连（38,40,42）和相邻的储存器开口（44,46,48）。 介电层（20）形成为一个或多个互连层（18）的最上部的一部分。 形成在电介质层中的开口（30）导致电介质层沿着开口侧壁的部分的改性部分（32）。 开口填充有诸如金属的导电材料。 去除电介质层（20）的暴露部分（22）以形成在电介质层上方延伸的导电材料的突出垫（38,40,42）。 通过去除介电层的改性部分，在突出垫附近形成储存开口。 当半导体器件与另一器件（100）接合时，晶片或裸片横向流动的金属聚集在储存器开口中，并确保在半导体器件与另一器件之间形成可靠的电连接。

公开(公告)号：WO2006138492A3

公开(公告)日：2007-03-29

申请号：PCT/US2006023364

申请日：2006-06-14

Applicant: CUBIC WAFER INC ,  TREZZA JOHN ,  CALLAHAN JOHN ,  DUDOFF GREGORY

Inventor： TREZZA JOHN ,  CALLAHAN JOHN ,  DUDOFF GREGORY

IPC: H01L21/00

CPC classification number: H01L23/481 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/11 ,  H01L24/13 ,  H01L24/24 ,  H01L24/27 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2223/6622 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/13012 ,  H01L2224/13099 ,  H01L2224/13609 ,  H01L2224/16 ,  H01L2224/24226 ,  H01L2224/274 ,  H01L2224/75305 ,  H01L2224/81136 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/0001 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01S5/0014 ,  H01S5/0201 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A method of physically and electrically joining two chips to each other involves aligning an electrically conductive contact of a first chip with a corresponding electrically conductive contact on a second chip, the electrically conductive contact of the first chip being a rigid material and the electrically conductive contact of the second chip being a material that is malleable, bringing the aligned electrically conductive contact of the first chip into contact with the corresponding electrically conductive contact on the second chip, elevating the contact of the chips to a temperature that is below a liquidus temperature for both the rigid material and the material that is malleable while applying pressure to the chips so as to cause the rigid material to penetrate the malleable material and form an electrically conductive connection, and, following the forming of the electrically conductive connection, cooling the contacts to an ambient temperature.

Abstract translation: 将两个芯片彼此物理和电连接的方法包括将第一芯片的导电触点与第二芯片上的对应导电触点对准，第一芯片的导电触点是刚性材料，并且导电触点 第二芯片是具有延展性的材料，使得第一芯片的对齐的导电触点与第二芯片上的对应的导电触点接触，将芯片的接触升高到低于液相线温度的温度 刚性材料和材料都是可塑的，同时向芯片施加压力，以使刚性材料穿透可延展材料并形成导电连接，并且在形成导电连接之后，将触点冷却 环境温度。

公开(公告)号：WO2004077527A3

公开(公告)日：2004-12-02

申请号：PCT/US2004005660

申请日：2004-02-26

Applicant: FREESCALE SEMICONDUCTOR INC ,  DANVIR JANICE M ,  QI JING

Inventor： DANVIR JANICE M ,  QI JING

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/485 ,  H05K3/28 ,  H05K3/30 ,  H05K3/34 ,  H01L23/48 ,  H01L21/44 ,  H01L21/48 ,  H01L21/50 ,  H01L23/52 ,  H01L29/40

CPC classification number: H01L24/16 ,  H01L21/563 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/29011 ,  H01L2224/29076 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2224/83192 ,  H01L2224/83194 ,  H01L2224/83856 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19043 ,  H05K3/284 ,  H05K3/305 ,  H05K3/3436 ,  H05K3/3489 ,  H05K2201/10734 ,  H05K2201/10977 ,  Y02P70/613 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: The invention provides a method of attaching an area-array device such as a bumped flip chip (110) to an electrical substrate (150), for example a printed circuit board panel. An underfill material (140) is applied to a portion of the electrical substrate (150), and the underfill material (140) is heated to an underfill material staging temperature. A bumped area-array device (110) is provided, the bumped area-array device (110) including an interconnection surface (112). The interconnection surface (112) of the bumped area-array device (110) is positioned adjacent the applied underfill material (140). The bumped area-array device (110) is heated to electrically connect the connective bumps (120) to the electrical substrate (150).

Abstract translation: 本发明提供了一种将诸如凸起的倒装芯片（110）的区域阵列器件附接到例如印刷电路板面板的电气衬底（150）的方法。 将底部填充材料（140）施加到电气基材（150）的一部分，并将底部填充材料（140）加热到底部填充材料分级温度。 凸起区域阵列装置（110）设置有凸起区域阵列装置（110），其包括互连表面（112）。 凸起区域阵列器件（110）的互连表面（112）位于施加的底部填充材料（140）附近。 凸起区域阵列器件（110）被加热以将连接凸块（120）电连接到电气衬底（150）。

公开(公告)号：WO2012120245A1

公开(公告)日：2012-09-13

申请号：PCT/FR2012/050502

申请日：2012-03-09

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  MARION, François

Inventor： MARION, François

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/81 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/114 ,  H01L2224/11452 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/11616 ,  H01L2224/11827 ,  H01L2224/13011 ,  H01L2224/13019 ,  H01L2224/13023 ,  H01L2224/13166 ,  H01L2224/13187 ,  H01L2224/13562 ,  H01L2224/1357 ,  H01L2224/13609 ,  H01L2224/13611 ,  H01L2224/13616 ,  H01L2224/13618 ,  H01L2224/13624 ,  H01L2224/13639 ,  H01L2224/13647 ,  H01L2224/81099 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81355 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: Un composant de connexion électro-mécanique (10) est muni d'inserts conducteurs (16) destinés à être insérés dans des plots conducteurs respectifs d'un autre composant de connexion pour une hybridation du type face contre face. Chaque insert (16) comporte: une âme métallique (24), non oxydée sur au moins une portion de sa surface, et de dureté supérieure à celle des plots; une première couche métallique non oxydée (26)sur au moins une portion de sa surface, recouvrant au moins ladite portion non oxydée de l'âme (24), la première couche ayant une plasticité supérieure à celle de l'âme; et une seconde couche (28) recouvrant au moins la première couche(26) sur sa portion non oxydée et ayant une plasticité inférieure à celle de la première couche.

Abstract translation: 本发明涉及一种机电连接部件（10），其具有导入插入件（16），以插入到用于倒装芯片型杂交的另一连接部件的相应导电焊盘中。 每个插入件（16）包括：金属芯（24），其在其表面的至少一部分上不被氧化并且具有比垫的硬度更高的硬度; 第一金属层（26），其在其表面的至少一部分上未氧化，并且覆盖所述芯（24）的至少所述非氧化部分，所述第一层具有比所述芯的可塑性更高的可塑性; 以及在其非氧化部分上至少覆盖第一层（26）的第二层（28），并且具有比第一层低的塑性。

公开(公告)号：WO2012087364A1

公开(公告)日：2012-06-28

申请号：PCT/US2011/030871

申请日：2011-04-01

Applicant: TESSERA, INC. ,  OGANESIAN, Vage ,  HABA, Belgacem ,  MOHAMMED, Ilyas ,  SAVALIA, Piyush ,  MITCHELL, Craig

Inventor： OGANESIAN, Vage ,  HABA, Belgacem ,  MOHAMMED, Ilyas ,  SAVALIA, Piyush ,  MITCHELL, Craig

IPC: H01L21/98 ,  H01L25/065

CPC classification number: H01L25/00 ,  H01L23/481 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/05023 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05186 ,  H01L2224/0519 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0603 ,  H01L2224/0613 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06505 ,  H01L2224/116 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/136 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/276 ,  H01L2224/29023 ,  H01L2224/29082 ,  H01L2224/291 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/32148 ,  H01L2224/32238 ,  H01L2224/73103 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/8123 ,  H01L2224/81815 ,  H01L2224/8183 ,  H01L2224/83191 ,  H01L2224/83193 ,  H01L2224/8323 ,  H01L2224/83815 ,  H01L2224/8383 ,  H01L2224/9202 ,  H01L2224/9221 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/35 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/05552 ,  H01L2924/00012 ,  H01L2924/00

Abstract: Disclosed are a microelectronic assembly (300) of two elements (100, 200) and a method of forming same. A microelectronic element (100) includes a major surface (102), and a dielectric layer (120) and at least one bond pad (110) exposed at the major surface (102). The microelectronic element (100) may contain a plurality of active circuit elements. A first metal layer (130) is deposited overlying the at least one bond pad (110) and the dielectric layer (120). A second element (200) having a second metal layer (230) deposited thereon is provided, and the first metal layer (130) is joined with the second metal layer (230). The assembly (300) may be severed along dicing lanes (301) into individual units each including a chip.

Abstract translation: 公开了两个元件（100,200）的微电子组件（300）及其形成方法。 微电子元件（100）包括在主表面（102）处暴露的主表面（102）和介电层（120）和至少一个接合焊盘（110）。 微电子元件（100）可以包含多个有源电路元件。 沉积在所述至少一个接合焊盘（110）和介电层（120）上的第一金属层（130）。 提供了具有沉积在其上的第二金属层（230）的第二元件（200），并且第一金属层（130）与第二金属层（230）接合。 组件（300）可以沿着切割通道（301）切割成各自包括芯片的单元。