公开(公告)号：WO2014209994A2

公开(公告)日：2014-12-31

申请号：PCT/US2014/043860

申请日：2014-06-24

Applicant: PRESIDENT AND FELLOWS OF HARVARD COLLEGE

Inventor： LEWIS, Jennifer, A. ,  BELL, Michael, A. ,  BUSBEE, Travis, A. ,  MINARDI, John, E., II

IPC: H01L23/532

CPC classification number: H05K3/125 ,  B29C64/00 ,  B29C64/106 ,  B29C70/72 ,  B33Y10/00 ,  B33Y80/00 ,  H01L21/4803 ,  H01L21/4867 ,  H01L21/56 ,  H01L21/568 ,  H01L23/13 ,  H01L23/3107 ,  H01L23/49822 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/27 ,  H01L24/743 ,  H01L24/75 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L25/065 ,  H01L25/50 ,  H01L2224/24145 ,  H01L2224/27312 ,  H01L2224/75702 ,  H01L2224/76155 ,  H01L2224/83192 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/1815 ,  H01M4/0411 ,  H01M2004/022 ,  H04R25/658 ,  H05K1/0284 ,  H05K3/1241 ,  H05K7/02 ,  H01L2924/00

Abstract: A printed 3D functional part includes a 3D structure comprising a structural material, and at least one functional electronic device is at least partially embedded in the 3D structure. The functional electronic device has a base secured against an interior surface of the 3D structure. One or more conductive filaments are at least partially embedded in the 3D structure and electrically connected to the at least one functional electronic device.

Abstract translation: 打印的3D功能部件包括包括结构材料的3D结构，并且至少部分地将至少一个功能电子设备嵌入3D结构中。 功能电子设备具有抵靠3D结构的内表面固定的基座。 一个或多个导电细丝至少部分地嵌入在3D结构中并电连接到至少一个功能电子器件。

公开(公告)号：WO2013077144A1

公开(公告)日：2013-05-30

申请号：PCT/JP2012/077870

申请日：2012-10-29

Applicant: 富士機械製造株式会社

Inventor： 塚田　謙磁 ,  藤田　政利 ,  鈴木　雅登 ,  川尻　明宏 ,  杉山　和裕 ,  橋本　良崇

IPC: H01L21/60 ,  H01L33/62

CPC classification number: H01L33/62 ,  H01L23/13 ,  H01L23/49883 ,  H01L24/24 ,  H01L24/82 ,  H01L33/486 ,  H01L33/52 ,  H01L2224/24227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92244 ,  H01L2924/15153 ,  H01L2924/15156 ,  H01L2924/15165 ,  H01L2924/351 ,  H01L2924/00

Abstract: 　搭載部材１１の素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６を充填し、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間をつなぐ配線経路を絶縁性樹脂１６で平坦化する。液滴吐出法により撥液性のプライマ樹脂インクを絶縁性樹脂１６上に吐出して撥液性のプライマ樹脂層２０のパターンを線状又は帯状に形成した後、液滴吐出法により導電性のインクをプライマ樹脂層２０上に吐出して、該プライマ樹脂層２０上に、配線１７のパターンをＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続する。

Abstract translation: 在安装构件（11）中的元件安装凹部（12）中的LED元件（13）的周边填充有透明绝缘树脂（16），以及布线路径，其连接在电极部分（14） 在所述LED元件（13）的上表面和所述安装部件（11）的上表面的电极部（15）之间，使用所述绝缘树脂（16）进行平坦化。 在通过液滴喷射法将疏液性底漆树脂油喷射到绝缘树脂（16）上之后，线状或带状形成疏液性底漆树脂层（20）的图案之后，导电油墨为 通过液滴喷射法喷射到底漆树脂层（20）上，并且在底漆树脂层（20）上，在LED的上表面上的电极部分（14）上形成布线图案（17） 元件（13）和电极部分（15），从而连接在LED元件（13）的上表面上的电极部分（14）和电极部分（15）之间， 通过布线（17）在安装构件（11）的上表面上。

公开(公告)号：WO2011146579A2

公开(公告)日：2011-11-24

申请号：PCT/US2011/036941

申请日：2011-05-18

Applicant: VERTICAL CIRCUITS, INC. ,  CO, Reynaldo ,  LEAL, Jeffrey, S. ,  PANGRLE, Suzette, K. ,  MCGRATH, Scott ,  MELCHER, DeAnn, Eileen ,  BARRIE, Keith, L. ,  VILLLAVICENCIO, Grant ,  DEL ROSARIO, Elmer, M. ,  BRAY, John, R.

Inventor： CO, Reynaldo ,  LEAL, Jeffrey, S. ,  PANGRLE, Suzette, K. ,  MCGRATH, Scott ,  MELCHER, DeAnn, Eileen ,  BARRIE, Keith, L. ,  VILLLAVICENCIO, Grant ,  DEL ROSARIO, Elmer, M. ,  BRAY, John, R.

CPC classification number: H01L25/0657 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3171 ,  H01L23/3185 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/18 ,  H01L24/24 ,  H01L24/82 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68336 ,  H01L2224/0235 ,  H01L2224/02371 ,  H01L2224/03002 ,  H01L2224/03318 ,  H01L2224/0332 ,  H01L2224/03632 ,  H01L2224/03848 ,  H01L2224/05016 ,  H01L2224/05017 ,  H01L2224/0529 ,  H01L2224/05553 ,  H01L2224/24051 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/94 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2924/01327 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/03

Abstract: Methods for forming connectors on die pads at a wafer level of processing include forming spots of a curable electrically conductive material over die pads and extending to or over the interconnect die edge; curing the conductive material; and in a wafer cutting procedure thereafter severing the spots. Also, die pad to z-interconnect connectors formed by the methods, and shaped and dimensioned accordingly. Also, stacked die assemblies and stacked die packages containing die prepared according to the methods and having die pad to z-interconnect connectors formed by the methods and shaped and dimensioned accordingly.

Abstract translation: 在晶片级处理中在芯片焊盘上形成连接器的方法包括在芯片焊盘上形成可固化的导电材料的点并且延伸到互连芯片边缘上或之上; 固化导电材料; 并且在切割步骤之后切断斑点。 而且，通过这些方法形成的管芯焊盘到z-互连连接器，并相应地成形和尺寸。 而且，堆叠的模具组件和包含根据方法制备的模具的堆叠模具组件，并且具有通过所述方法形成并且形状和尺寸的模具垫到z互连连接器。

公开(公告)号：WO2011056668A2

公开(公告)日：2011-05-12

申请号：PCT/US2010/054325

申请日：2010-10-27

Applicant: VERTICAL CIRCUITS, INC. ,  LEAL, Jeffrey, S.

Inventor： LEAL, Jeffrey, S.

IPC: H01L23/28 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L24/82 ,  H01L21/02282 ,  H01L21/02288 ,  H01L21/31 ,  H01L21/324 ,  H01L21/56 ,  H01L21/76801 ,  H01L21/76828 ,  H01L24/19 ,  H01L24/24 ,  H01L24/25 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/19 ,  H01L2224/24145 ,  H01L2224/76155 ,  H01L2224/82051 ,  H01L2224/82101 ,  H01L2224/82102 ,  H01L2224/82355 ,  H01L2225/06524 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/14

Abstract: Additive processes are employed for electrically insulating selected surface regions on a stack of die; and methods for electrically interconnecting die in a stack of die, include additive processes for electrically insulating selected surface regions of the die. Regions that are not insulated according to the invention are available for electrical connection using electrically conductive material applied in flowable form to make electrically conductive traces.

Abstract translation: 使用添加剂方法来电绝缘模具堆叠上的选定表面区域; 以及用于在管芯堆叠中电互连管芯的方法包括用于电绝缘管芯的选定表面区域的添加工艺。 根据本发明不是绝缘的区域可用于使用以可流动形式施加的导电材料进行电连接以制造导电迹线。

公开(公告)号：WO2010068699A2

公开(公告)日：2010-06-17

申请号：PCT/US2009/067386

申请日：2009-12-09

Applicant: VERTICAL CIRCUITS, INC. ,  LEAL, Jeffrey, S. ,  MCGRATH, Scott ,  PANGRLE, Suzette

Inventor： LEAL, Jeffrey, S. ,  MCGRATH, Scott ,  PANGRLE, Suzette

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L24/76 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/24051 ,  H01L2224/24145 ,  H01L2224/24146 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/76155 ,  H01L2224/82007 ,  H01L2224/82102 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: An interconnect terminal is formed on a semiconductor die by applying an electrically conductive material in an aerosol form, for example by aerosol jet printing. Also, an electrical interconnect between stacked die, or between a die and circuitry in an underlying support such as a package substrate, is formed by applying an electrically conductive material in an aerosol form, in contact with pads on the die or on the die and the substrate, and passing between the respective pads. In some embodiments a fillet is formed at the inside corner formed by an interconnect sidewall of the die and a surface inboard from pads on an underlying feature (underlying die or support); and the electrically conductive material passes over a surface of the fillet.

Abstract translation: 互连端子通过例如通过气溶胶喷射印刷以气溶胶形式施加导电材料而形成在半导体管芯上。 而且，通过将气溶胶形式的导电材料施加在与管芯上或管芯上的焊盘接触的位置上，形成堆叠管芯之间或管芯与诸如封装衬底等下层支撑件中的电路之间的电互连， 衬底，并在相应的焊盘之间通过。 在一些实施例中，在由管芯的互连侧壁形成的内侧拐角和从下伏特征（下面的管芯或支撑件）上的焊盘向内侧的内表面形成填角; 并且导电材料通过圆角的表面。

公开(公告)号：WO2010036306A2

公开(公告)日：2010-04-01

申请号：PCT/US2009/005076

申请日：2009-09-10

Applicant: EASTMAN KODAK COMPANY ,  KERR, Roger, Stanley ,  TREDWELL, Timothy, John ,  BAEK, Seung-Ho

Inventor： KERR, Roger, Stanley ,  TREDWELL, Timothy, John ,  BAEK, Seung-Ho

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L24/82 ,  H01L21/56 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68363 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/18 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/97 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/82

Abstract: Exemplary embodiments provide methods and systems for assembling electronic devices, such as integrated circuit (IC) chips, by selectively and seating IC elements onto/into a receiving substrate, such as a chip substrate. Specifically, the assembly of IC chips can include embedding IC elements onto the receiving substrate upon softening the receiving substrate. Such softening can be performed by using a softening agent and/or an activatable thermal barrier material. In an exemplary embodiment, pockets can be formed in the receiving substrate using the activatable thermal barrier material for the IC assembly.

Abstract translation: 示例性实施例提供了通过选择性地将IC元件放置到接收基板（例如芯片基板）上来组装诸如集成电路（IC）芯片的电子器件的方法和系统。 具体来说，IC芯片的组装可以包括在接收基板软化时将IC元件嵌入到接收基板上。 这种软化可以通过使用软化剂和/或可激活的热障材料来进行。 在示例性实施例中，可以使用用于IC组件的可激活热障材料在接收衬底中形成袋。

公开(公告)号：WO2009010440A1

公开(公告)日：2009-01-22

申请号：PCT/EP2008/058956

申请日：2008-07-10

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  SCHIMETTA, Gernot

Inventor： SCHIMETTA, Gernot

IPC: H01L23/552 ,  H01L23/31

CPC classification number: H01L24/33 ,  H01L23/3164 ,  H01L23/3192 ,  H01L23/552 ,  H01L24/24 ,  H01L24/82 ,  H01L24/83 ,  H01L2224/24051 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82007 ,  H01L2224/82102 ,  H01L2224/83801 ,  H01L2224/83851 ,  H01L2224/83951 ,  H01L2924/00011 ,  H01L2924/01033 ,  H01L2924/07811 ,  H01L2924/1301 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/29075 ,  H01L2924/00014

Abstract: Die vorliegende Erfindung betrifft insbesondere eine Vorrichtung mit einem auf einem Substrat (3) befestigtem elektronischen Bauelement (1), insbesondere einem elektronischen Leistungsbauelement oder Halbleiterleistungsbauelement, wobei auf dem Bauelement (1) und auf dem Substrat (3) eine elektrisch isolierende Isolationsschicht (6) aufgebracht ist. Zur Flächenkontaktierung oberer elektrischer Kontaktflächen (12) des elektronischen Bauelements (1) werden Fenster in der Isolationsschicht (6) geöffnet. Danach erfolgt ein flächiges Kontaktieren der freigelegten oberen elektrischen Kontaktflächen (12). Es ist Aufgabe der vorliegenden Erfindung bei derart flächig kontaktierten elektronischen Bauelementen (1) bei unveränderter Gesamtschichtdicke der verwendeten Isolationsschichten (6), die Isolation zwischen elektrischen Anschlüssen (12, 13) an der Bauelementoberseite und an dessen Unterseite hinsichtlich Spannungssicherheit beziehungsweise Isolationsfestigkeit zu verbessern. Durch eine Verrundung von oberen Kanten (7) des Bauelements (1), mittels einer elektrisch isolierenden Materialaufbringung (5), wird ein Ausdünnen der elektrisch isolierenden Folie (6) im Bereich der mindestens einen oberen Kante (7) beziehungsweise oberen Kanten (7) vermieden. Auf diese Weise kann bei gleicher Dicke der Isolationsschicht (6) eine erhöhte Spannungssicherheit beziehungsweise Isolationsfestigkeit bereitgestellt werden.

Abstract translation: 本发明特别涉及一种具有一个一装置的基板（3）连接的电子部件（1），特别是电子功率构件或半导体功率器件，其中，所述设备上（1）与基板（3）上，电绝缘的绝缘层（6） 应用。 表面的电子部件的接触上电接触表面（12）（1）以打开所述绝缘层（6）的窗口。 此后，片材接触暴露的上电接触表面（12）。 正是在这样的表面上的本发明的一个目标所接触的电子部件（1），与所述绝缘层的一个不变的总厚度（6）中使用，（13 12）的电气端子之间的隔离，以改善所述装置的顶部和在其相对于电压的安全性或绝缘电阻的底部。 通过由电绝缘材料应用的装置的部件（1）的上边缘（7）的舍入（5），所述电绝缘膜的变薄（6）中的至少一个上边缘（7）和上边缘的区域（7）的 避免。 以这种方式，与绝缘层（6）的增加的安全电压或绝缘电阻的相同的厚度，可以提供。

公开(公告)号：WO2008142763A1

公开(公告)日：2008-11-27

申请号：PCT/JP2007/060278

申请日：2007-05-18

Applicant: 株式会社日本マイクロニクス ,  池田 真人

Inventor： 池田 真人

IPC: H01L23/52 ,  H01L21/288 ,  H01L21/3205 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L29/0657 ,  H01L24/24 ,  H01L24/29 ,  H01L24/73 ,  H01L24/82 ,  H01L24/83 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/18 ,  H01L2224/29 ,  H01L2224/29101 ,  H01L2224/29298 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/838 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01018 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10156 ,  H01L2924/15311 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929

Abstract: 　各半導体チップへの回路の割り当てや各半導体チップの接続用端子の位置の自由度が高い、しかも、各半導体チップ間を確実に電気的に接続できる半導体チップモジュールを提供する。 　本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の半導体チップを重ね合わせて結合した半導体チップモジュールに関する。そして、相互に結合される２枚の半導体チップ、少なくとも接続用端子が設けられる側面には、結合させる接着剤が結合時の段差を緩和する量だけはみ出しており、各半導体チップにおける側面の接続用端子部分が、はみ出した接着剤部分をも通過する配線パターンによって相互に接続されていることを特徴とする。

Abstract translation: 一种半导体芯片模块，其具有在每个半导体芯片分配电路和排列每个半导体芯片的连接端子并且可确实地电连接各个半导体芯片之间的高度灵活性。 每个半导体芯片具有连接到其表面上形成的电路图案的连接端子，其中每个连接端子部分地形成在其侧面上。 半导体芯片模块通过堆叠多个这样的半导体芯片并将它们连接在一起而制成。 在连接在一起的至少两个半导体芯片上，至少在形成连接端子的侧面上，用于连接它们的粘合剂以连接它们的水平差降低的量膨胀。 形成在各个半导体芯片的侧面上的连接端子的部分通过也穿过膨出的粘合部分的布线图案彼此连接。

公开(公告)号：WO2006116162A3

公开(公告)日：2007-07-05

申请号：PCT/US2006015205

申请日：2006-04-21

Applicant: INT RECTIFIER CORP ,  STANDING MARTIN

Inventor： STANDING MARTIN

IPC: H01L23/12 ,  H01L21/44 ,  H01L21/48 ,  H01L21/50 ,  H01L23/043 ,  H01L23/10 ,  H01L29/00

CPC classification number: H01L24/40 ,  H01L23/04 ,  H01L23/06 ,  H01L23/13 ,  H01L23/14 ,  H01L23/492 ,  H01L23/4924 ,  H01L23/49548 ,  H01L23/49558 ,  H01L23/49582 ,  H01L23/4985 ,  H01L24/24 ,  H01L24/34 ,  H01L24/36 ,  H01L24/37 ,  H01L24/82 ,  H01L24/83 ,  H01L24/84 ,  H01L25/165 ,  H01L2224/24227 ,  H01L2224/32245 ,  H01L2224/37012 ,  H01L2224/37147 ,  H01L2224/37639 ,  H01L2224/37644 ,  H01L2224/40225 ,  H01L2224/73153 ,  H01L2224/73253 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/8385 ,  H01L2224/84801 ,  H01L2224/8485 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/05432 ,  H01L2924/0635 ,  H01L2924/0665 ,  H01L2924/07025 ,  H01L2924/0715 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/14 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49147 ,  Y10T29/49155 ,  Y10T29/49174 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A semiconductor package that includes a conductive can, a power semiconductor device electrically and mechanically attached to the inside surface of the can, and an IC semiconductor device copackaged with the power semiconductor device inside the can.

Abstract translation: 包括导电罐的半导体封装，电气和机械地附接到罐的内表面的功率半导体器件，以及与罐内的功率半导体器件复合封装的IC半导体器件。

公开(公告)号：WO2006052955A9

公开(公告)日：2006-07-27

申请号：PCT/US2005040410

申请日：2005-11-08

Applicant: ALIEN TECHNOLOGIES INC ,  CRAIG GORDON S W ,  TOOTOONCHI ALY ,  EISENHARDT RANDY ,  HERRMANN SCOTT ,  HADLEY MARK A ,  DRZAIC PAUL

Inventor： CRAIG GORDON S W ,  TOOTOONCHI ALY ,  EISENHARDT RANDY ,  HERRMANN SCOTT ,  HADLEY MARK A ,  DRZAIC PAUL

CPC classification number: G06K19/07752 ,  G06K19/07749 ,  H01L23/49855 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L24/95 ,  H01L24/97 ,  H01L25/50 ,  H01L29/0657 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16 ,  H01L2224/20 ,  H01L2224/24101 ,  H01L2224/24227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/95085 ,  H01L2224/95122 ,  H01L2224/95136 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15155 ,  H01L2924/15157 ,  H01L2924/15165 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49155 ,  H01L2224/82

Abstract: Methods and apparatuses for an electronic assembly. A material is selectively printed on a web substrate at one or more selected areas. The web substrate includes a plurality of functional components having integrated circuits., A local printing system equipped with a print head that dispenses the selected material is used to print. The print head is coupled to a guidance system capable of registering an alignment feature on the web substrate.

Abstract translation: 电子组件的方法和装置。 在一个或多个选定区域上将材料选择性地印刷在网状基材上。 网状基板包括具有集成电路的多个功能部件。使用配备有分配所选材料的打印头的本地打印系统进行打印。 打印头连接到能够在纸幅基材上记录对准特征的引导系统。