公开(公告)号：CN106206482A

公开(公告)日：2016-12-07

申请号：CN201610319638.0

申请日：2016-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈威宇 ,  谢正贤

IPC: H01L23/31 ,  H01L23/28 ,  H01L23/16 ,  H01L21/50 ,  H01L21/56

CPC classification number: H01L23/3121 ,  H01L21/486 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/78 ,  H01L23/16 ,  H01L23/3128 ,  H01L23/48 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13147 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L23/31 ,  H01L21/50 ,  H01L23/28

Abstract: 本发明公开了封装结构及其形成方法。封装结构包括管芯、介电层、密封剂和多个支持件。管芯在其第一侧上方包括多个连接件。介电层在管芯上方形成在连接件旁边。密封剂在管芯旁边。支持件穿透介电层。支持件的研磨速率与密封剂的研磨速率基本相同但不同于介电层的研磨速率。

公开(公告)号：CN104425437A

公开(公告)日：2015-03-18

申请号：CN201410033284.4

申请日：2014-01-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟铭 ,  谢正贤 ,  黄松辉 ,  许国经

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L24/16 ,  B23K1/0016 ,  B23K2101/40 ,  H01L23/5386 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0345 ,  H01L2224/03612 ,  H01L2224/03614 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05647 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/13023 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13118 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13169 ,  H01L2224/13176 ,  H01L2224/16145 ,  H01L2224/16503 ,  H01L2224/81193 ,  H01L2224/8181 ,  H01L2224/81815 ,  H01L2224/81825 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01047 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01073 ,  H01L2924/01049 ,  H01L2924/0103 ,  H01L2924/01025 ,  H01L2924/01022 ,  H01L2924/01032 ,  H01L2924/01038 ,  H01L2924/01078 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01082 ,  H01L2924/01029 ,  H01L2924/01083 ,  H01L2924/01051 ,  H01L2224/81

Abstract: 一种三维芯片堆叠件包括：接合至第二芯片的第一芯片以在它们之间形成接合的互连件。接合的互连件包括：位于第一芯片的第一衬底上方的第一导电柱、位于第二芯片的第二衬底上方的第二导电柱和介于第一导电柱和第二导电柱之间的接合结构。接合结构包括邻近第一导电柱的第一IMC区域、邻近第二导电柱的第二IMC区域和介于第一IMC区域和第二IMC区域之间的金属化层。本发明还公开了三维芯片堆叠件的形成方法。

公开(公告)号：CN119694903A

公开(公告)日：2025-03-25

申请号：CN202411318308.0

申请日：2024-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄珍嬅 ,  谢正贤 ,  许立翰

IPC: H01L21/60 ,  H01L21/50 ,  H10B80/00 ,  H01L25/18 ,  H01L25/065 ,  H01L23/488 ,  H01L23/52

Abstract: 提供了一种半导体器件和制造方法，其中半导体器件连接在半导体衬底上方。半导体器件内的密封环延伸至包括接合层内的第一接合金属，以及接合至半导体衬底上方的第二接合金属。这样的密封环提供了更完整的保护，防止裂纹和分层。

公开(公告)号：CN118712144A

公开(公告)日：2024-09-27

申请号：CN202410720447.X

申请日：2024-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏宾 ,  谢正贤 ,  许立翰 ,  吴伟诚 ,  叶德强

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56 ,  H01L21/50

Abstract: 在实施例中，封装件包括集成电路管芯和中介层，集成电路管芯包括第一绝缘接合层和第一半导体衬底，中介层包括第二绝缘接合层和第二半导体衬底。第二绝缘接合层利用电介质对电介质接合直接接合至第一绝缘接合层。该封装件还包括位于中介层上方并且围绕集成电路管芯的密封剂。密封剂还沿着垂直于第一半导体衬底的主表面的线设置在第一绝缘接合层和第二绝缘接合层之间。本公开的实施例还涉及形成封装件的方法。

公开(公告)号：CN118412292A

公开(公告)日：2024-07-30

申请号：CN202410403283.8

申请日：2024-04-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾建富 ,  叶德强 ,  张宏宾 ,  谢正贤 ,  许立翰 ,  李孟灿 ,  吴伟诚 ,  王景德

IPC: H01L21/60 ,  H01L21/768 ,  H01L21/56

Abstract: 根据本申请的实施例，提供了一种形成封装件的方法，包括在再分布结构上接合复合管芯。复合管芯包括器件管芯，器件管芯包括半导体衬底，和穿过半导体衬底的贯穿半导体通孔，复合管芯还包括位于器件管芯的表面的金属通孔，以及连接至器件管芯的牺牲载体。复合管芯密封在密封剂中。在复合管芯和密封剂上实施平坦化工艺，并且去除牺牲载体以暴露出金属通孔。导电部件形成为电连接至金属通孔。

公开(公告)号：CN112563229A

公开(公告)日：2021-03-26

申请号：CN202011007355.5

申请日：2020-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟诚 ,  邱建嘉 ,  谢正贤 ,  许立翰 ,  李孟灿 ,  林宗澍

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L21/48 ,  H01L21/50 ,  H01L21/56

Abstract: 一种半导体封装包括半导体管芯、重布线结构及连接端子。重布线结构设置在半导体管芯上且包括设置在一对介电层之间的第一金属化层级。第一金属化层级包括电连接到半导体管芯的路由导电迹线以及与半导体管芯电绝缘的屏蔽板片。连接端子包括虚设连接端子及有效连接端子。虚设连接端子设置在重布线结构上且电连接到屏蔽板片。有效连接端子设置在重布线结构上且电连接到路由导电迹线。虚设连接端子的垂直投影落在屏蔽板片上。

公开(公告)号：CN107342277B

公开(公告)日：2019-08-09

申请号：CN201710213919.2

申请日：2017-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正贤 ,  许立翰 ,  吴伟诚 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L21/48

Abstract: 实施例器件包括集成电路管芯和位于集成电路管芯上方的第一金属化图案。第一金属化图案包括具有延伸穿过第一导电区的第一孔的第一伪图案。该器件还包括位于第一金属化图案上方的第二金属化图案。第二金属化图案包括具有延伸穿过第二导电区的第二孔的第二伪图案。第二孔以凸出的方式布置为与第一孔的部分和第一导电区的部分重叠。本发明还提供了封装件及其形成方法。

公开(公告)号：CN107546183A

公开(公告)日：2018-01-05

申请号：CN201610932928.2

申请日：2016-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王景德 ,  谢正贤 ,  陈宪伟 ,  许立翰 ,  许子训 ,  吴伟诚 ,  林彦甫

IPC: H01L23/12 ,  H01L23/492 ,  H01L23/50

Abstract: 本发明提供一种包括集成电路、保护层及导通孔的半导体装置。所述集成电路包括至少一个导通垫。所述保护层覆盖所述集成电路。所述保护层包括接触开口，且所述导通垫被所述保护层的所述接触开口暴露出。所述导通孔嵌置在所述保护层的所述接触开口中，且所述导通孔通过所述接触开口电连接至所述导通垫。

公开(公告)号：CN106952885A

公开(公告)日：2017-07-14

申请号：CN201611116319.6

申请日：2016-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正贤 ,  许立翰 ,  吴伟诚 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华

IPC: H01L23/488 ,  H01L23/52 ,  H01L23/522 ,  H01L21/60

CPC classification number: H05K1/115 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0271 ,  H05K1/111 ,  H05K1/113 ,  H05K1/181 ,  H05K2201/0183 ,  H05K2201/068 ,  H05K2201/09136 ,  H05K2201/09381 ,  H05K2201/0969 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L23/488 ,  H01L23/52 ,  H01L23/522 ,  H01L24/17 ,  H01L24/33 ,  H01L2224/171 ,  H01L2224/331

Abstract: 一种封装件包括导电焊盘，其中多个开口穿透该导电焊盘。介电层环绕导电焊盘。介电层具有填充多个开口的部分。凸块下金属(UBM)包括延伸进入介电层中以接触导电焊盘的孔部分。焊料区域在UBM上面并且接触UBM。集成无源器件通过焊料区域接合至UBM。

公开(公告)号：CN222851438U

公开(公告)日：2025-05-09

申请号：CN202421468759.8

申请日：2024-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾明鸿 ,  黄子松 ,  江宗宪 ,  苏安治 ,  胡毓晋 ,  曾华伟 ,  谢正贤 ,  吴伟诚 ,  叶德强

IPC: H01L23/538 ,  H01L23/498

Abstract: 本实用新型的实施例提供一种半导体装置包括并排设置的第一集成电路管芯、与第一集成电路管芯交叠并电性耦接到第一集成电路管芯的第二集成电路管芯和第一导电特征。每个第一集成电路管芯包括第一和第二管芯连接件。第一管芯连接件的第一间距小于第二管芯连接件的第二间距且大体上等于第二集成电路管芯的第三管芯连接件的第三间距。第一导电特征插设在第一和第三管芯连接件之间并电性耦接到第一和第三管芯连接件。每个第一导电特征包括至少一第一导电凸块和至少一第一导电接点。通过省略在堆叠集成电路管芯之间的重布线层可降低制造成本。