公开(公告)号：US20090032945A1

公开(公告)日：2009-02-05

申请号：US12244699

申请日：2008-10-02

申请人： Shin-Puu JENG ,  Hao-Yi TSAI ,  Shang-Yun HOU ,  Hsien-Wei CHEN ,  Chia-Lun TSAI

发明人： Shin-Puu JENG ,  Hao-Yi TSAI ,  Shang-Yun HOU ,  Hsien-Wei CHEN ,  Chia-Lun TSAI

IPC分类号： H01L23/48

CPC分类号： H01L24/12 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/05082 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05552

摘要： A solder bump on a semiconductor substrate is provided. The solder bump has a semiconductor substrate with a top copper pad thereon, a protective layer on the semiconductor substrate and at least one inorganic passivation layer overlying the protective layer with a first opening exposing the top copper pad, wherein the inorganic passivation layer has a thinner portion adjacent a top portion of the first opening. The solder bump further has a soft passivation layer on the inorganic passivation layer with a second opening larger than the first opening, an under bump metal layer conformally formed along the first opening and the second opening and a solder bump formed on the under bump metal layer.

摘要翻译： 提供半导体衬底上的焊料凸块。 焊料凸块具有其上具有顶部铜焊盘的半导体衬底，半导体衬底上的保护层和覆盖保护层的至少一个无机钝化层，第一开口露出顶部铜焊盘，其中无机钝化层具有较薄的 邻近第一开口的顶部的部分。 所述焊料凸点还具有在所述无机钝化层上的软钝化层，其具有大于所述第一开口的第二开口，沿所述第一开口和所述第二开口共形形成的凸块下金属层和形成在所述下凸块金属层上的焊料凸块 。

公开(公告)号：US20130187266A1

公开(公告)日：2013-07-25

申请号：US13353644

申请日：2012-01-19

申请人： Hsien-Wei CHEN

发明人： Hsien-Wei CHEN

IPC分类号： H01L23/498 ,  H01L21/50

CPC分类号： H01L25/0657 ,  H01L24/11 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/27 ,  H01L2224/2929 ,  H01L2224/29299 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/83191 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2224/45015 ,  H01L2924/207

摘要： An integrated circuit package assembly includes a first integrated circuit package and a second integrated circuit package disposed under the first integrated circuit package. Solder bumps are disposed between the first integrated circuit package and the second integrated circuit package providing electrical signal connections between the first integrated circuit package and the second integrated circuit package. At least one support structure is disposed between the first integrated circuit package and the second integrated circuit package to facilitate thermal conduction between the first integrated circuit package and the second integrated circuit package without providing electrical signal connections.

摘要翻译： 集成电路封装组件包括第一集成电路封装和设置在第一集成电路封装下的第二集成电路封装。 焊接凸点设置在第一集成电路封装和第二集成电路封装之间，提供第一集成电路封装和第二集成电路封装之间的电信号连接。 至少一个支撑结构设置在第一集成电路封装和第二集成电路封装之间，以便于在不提供电信号连接的情况下促进第一集成电路封装和第二集成电路封装之间的热传导。

公开(公告)号：US20120267799A1

公开(公告)日：2012-10-25

申请号：US13539775

申请日：2012-07-02

申请人： Benson LIU ,  Hsien-Wei CHEN ,  Shin-Puu JENG ,  Hao-Yi TSAI

发明人： Benson LIU ,  Hsien-Wei CHEN ,  Shin-Puu JENG ,  Hao-Yi TSAI

IPC分类号： H01L25/07 ,  H01L21/58

CPC分类号： H01L25/0657 ,  H01L2224/16225 ,  H01L2224/48227 ,  H01L2225/06555 ,  H01L2225/06589 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2224/0401

摘要： A package structure includes a substrate, a first die and at least one second die. The substrate includes a first pair of parallel edges and a second pair of parallel edges. The first die is mounted over the substrate. The first die includes a third pair of parallel edges and a fourth pair of parallel edges, wherein the third pair of parallel edges and the fourth pair of parallel edges are not parallel to the first pair of parallel edges and the second pair of parallel edges, respectively. The at least one second die is mounted over the first die.

摘要翻译： 封装结构包括衬底，第一管芯和至少一个第二管芯。 衬底包括第一对平行边缘和第二对平行边缘。 第一个模具安装在基板上。 第一管芯包括第三对平行边缘和第四对平行边缘，其中第三对平行边缘和第四对平行边缘不平行于第一对平行边缘和第二对平行边缘， 分别。 至少一个第二管芯安装在第一管芯上。

公开(公告)号：US20120098121A1

公开(公告)日：2012-04-26

申请号：US12909458

申请日：2010-10-21

申请人： Ying-Ju CHEN ,  Hsien-Wei CHEN

发明人： Ying-Ju CHEN ,  Hsien-Wei CHEN

IPC分类号： H01L23/498 ,  H01L21/3205

CPC分类号： H01L23/3171 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/3192 ,  H01L23/562 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02313 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/03614 ,  H01L2224/0382 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05082 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05562 ,  H01L2224/0558 ,  H01L2224/05655 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/1146 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2924/01019 ,  H01L2924/07025 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2924/00

摘要： A conductive feature on a semiconductor component is disclosed. A first passivation layer is formed over a substrate. A bond pad is formed over the first passivation layer. A second passivation layer overlies the first passivation layer and the bond pad. The second passivation layer has a first opening overlying the bond pad and a plurality of second openings exposing a top surface of the first passivation layer. A buffer layer overlies the second passivation layer and fills the plurality of second openings. The buffer layer has a third opening overlapping the first opening and together exposes a portion the bond pad. The combined first opening and third opening has sidewalls. An under bump metallurgy (UBM) layer overlies the sidewalls of the combined first opening and third opening, and contacts the exposed portion of the bond pad. A conductive feature overlies the UBM layer.

摘要翻译： 公开了半导体部件上的导电特征。 在衬底上形成第一钝化层。 在第一钝化层上形成接合焊盘。 第二钝化层覆盖第一钝化层和接合焊盘。 第二钝化层具有覆盖接合焊盘的第一开口和暴露第一钝化层的顶表面的多个第二开口。 缓冲层覆盖在第二钝化层上并填充多个第二开口。 缓冲层具有与第一开口重叠的第三开口并且一起暴露接合焊盘的一部分。 组合的第一开口和第三开口具有侧壁。 凸块下金属（UBM）层覆盖在组合的第一开口和第三开口的侧壁上，并且与接合焊盘的暴露部分接触。 导电特征覆盖在UBM层上。

公开(公告)号：US20120091578A1

公开(公告)日：2012-04-19

申请号：US13107678

申请日：2011-05-13

申请人： Hsien-Wei CHEN

发明人： Hsien-Wei CHEN

IPC分类号： H01L23/498 ,  H01L21/28

CPC分类号： H01L24/06 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/0603 ,  H01L2224/0612 ,  H01L2224/0613 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/06179 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11849 ,  H01L2224/13005 ,  H01L2224/13007 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1412 ,  H01L2224/16225 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15787 ,  H01L2924/2064 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

摘要： The present application describes an semiconductor chip having a substrate, a first conductive pad formed over the substrate, a second conductive pad formed over the substrate and positioned farther from a geometric center of the semiconductor chip than the first conductive pad, a first under bump metallurgy (UBM) structure formed over the first conductive pad, and a second UBM structure formed over the second conductive pad. The first conductive pad and the first UBM structure has a first pad width to UBM width ratio, and the second conductive pad and the second UBM structure has a second pad width to UBM width ratio that is greater than the first ratio.

摘要翻译： 本申请描述了一种具有衬底的半导体芯片，在衬底上形成的第一导电焊盘，形成在衬底上并位于比第一导电焊盘更远离半导体芯片的几何中心的第二导电焊盘，第一凸块下金属冶金 （UBM）结构，以及形成在第二导电焊盘上的第二UBM结构。 第一导电焊盘和第一UBM结构具有第一焊盘宽度与UBM宽度比，并且第二导电焊盘和第二UBM结构具有大于第一比例的第二焊盘宽度与UBM宽度比。

公开(公告)号：US20120091455A1

公开(公告)日：2012-04-19

申请号：US12984669

申请日：2011-01-05

申请人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII

发明人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII

IPC分类号： H01L23/485 ,  H01L29/06

CPC分类号： H01L22/34 ,  H01L22/32 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/5383 ,  H01L24/05 ,  H01L29/0649 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/14 ,  H01L2924/00

摘要： A pad structure in a semiconductor wafer for wafer testing is described. The pad structure includes at least two metal pads connected there-between by a plurality of conductive vias in one or more insulation layers. A plurality of contact bars in contact with the bottom-most metal pad extends substantially vertically from the bottom-most metal pad into the substrate. An isolation structure substantially surrounds the plurality of contact bars to isolate the pad structure.

摘要翻译： 描述用于晶片测试的半导体晶片中的焊盘结构。 焊盘结构包括至少两个连接在其上的金属焊盘，其间由一个或多个绝缘层中的多个导电通孔组成。 与最底部的金属焊盘接触的多个接触棒从最底部的金属焊盘基本垂直地延伸到衬底中。 隔离结构基本上围绕多个接触杆以隔离垫结构。

公开(公告)号：US20130147034A1

公开(公告)日：2013-06-13

申请号：US13313867

申请日：2011-12-07

申请人： Hsien-Wei CHEN

发明人： Hsien-Wei CHEN

IPC分类号： H01L23/498

CPC分类号： H01L23/3192 ,  H01L23/293 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05541 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06131 ,  H01L2224/06179 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13541 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14131 ,  H01L2224/14179 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/3511 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01047 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/206 ,  H01L2224/05552

摘要： Low stress bumps can be used to reduce stress and strain on bumps bonded to a substrate with different coefficients of thermal expansion (CTEs) from the die. The low stress bumps include multiple polymer layers. More than one type of bump is coupled to a die, with low stress bumps placed on areas subjected to high stress.

摘要翻译： 可以使用低应力凸起来减小与具有不同的热膨胀系数（CTE）的基板上接合的凸块上的应力和应变。 低应力凸块包括多个聚合物层。 多于一种类型的凸块被耦合到模具，其中低应力凸起放置在经受高应力的区域上。

公开(公告)号：US20100283149A1

公开(公告)日：2010-11-11

申请号：US12762558

申请日：2010-04-19

申请人： Hsien-Wei CHEN ,  Ying-Ju CHEN

发明人： Hsien-Wei CHEN ,  Ying-Ju CHEN

IPC分类号： H01L23/498 ,  H01L21/60

CPC分类号： H01L24/13 ,  H01L21/76807 ,  H01L23/5329 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05006 ,  H01L2224/05019 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/11849 ,  H01L2224/131 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/3512 ,  H01L2924/01014 ,  H01L2224/05552

摘要： A semiconductor substrate is provided having a first metal layer formed over a first insulating layer. A second insulating layer is formed having a first damascene opening, the first opening having a second insulating layer portion formed therein. A resist layer is deposited to fill the first opening and the resist layer is thereafter patterned to form an etching mask for etching a second damascene opening. The second opening is etched into a portion of the second insulating layer, the second opening exposing a portion of the first metal layer. A second metal layer is formed to include filling the first and second damascene openings embedding the second insulating layer portion in the second metal layer. The second metal layer is planarized and a passivation layer is formed above the second insulating layer and the second metal layer, wherein the passivation layer partially covers the second metal layer.

摘要翻译： 提供了具有形成在第一绝缘层上的第一金属层的半导体衬底。 第二绝缘层形成有第一镶嵌开口，第一开口具有形成在其中的第二绝缘层部分。 沉积抗蚀剂层以填充第一开口，然后对抗蚀剂层进行图案化以形成用于蚀刻第二镶嵌开口的蚀刻掩模。 第二开口蚀刻到第二绝缘层的一部分中，第二开口暴露第一金属层的一部分。 第二金属层被形成为包括将第二绝缘层部分嵌入第二金属层中的第一和第二镶嵌开口的填充。 第二金属层被平坦化，并且在第二绝缘层和第二金属层之上形成钝化层，其中钝化层部分地覆盖第二金属层。

公开(公告)号：US20130147031A1

公开(公告)日：2013-06-13

申请号：US13313677

申请日：2011-12-07

申请人： Hsien-Wei CHEN ,  Yi-Wen WU ,  Wen-Hsiung LU

发明人： Hsien-Wei CHEN ,  Yi-Wen WU ,  Wen-Hsiung LU

IPC分类号： H01L23/498 ,  H01L21/60

CPC分类号： H01L23/49838 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/02165 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05548 ,  H01L2224/05552 ,  H01L2224/05567 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05609 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/15788 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/01082 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2924/00 ,  H01L2224/1319

摘要： A semiconductor device includes a post-passivation interconnect (PPI) structure having a landing pad region. A polymer layer is formed on the PPI structure and patterned with a first opening and a second opening to expose portions of the landing pad region. The second opening is a ring-shaped opening surrounding the first opening. A bump structure is formed on the polymer layer to electrically connect the landing pad region through the first opening and the second opening.

摘要翻译： 半导体器件包括具有着陆焊盘区域的后钝化互连（PPI）结构。 聚合物层形成在PPI结构上并用第一开口和第二开口图案化以暴露着陆焊盘区域的部分。 第二开口是围绕第一开口的环形开口。 在聚合物层上形成凸起结构，以通过第一开口和第二开口电连接着陆垫区域。

公开(公告)号：US20130119449A1

公开(公告)日：2013-05-16

申请号：US13296410

申请日：2011-11-15

申请人： Kuo-Ji CHEN ,  Wei Yu MA ,  Ta-Pen GUO ,  Hsien-Wei CHEN ,  Hao-Yi TSAI

发明人： Kuo-Ji CHEN ,  Wei Yu MA ,  Ta-Pen GUO ,  Hsien-Wei CHEN ,  Hao-Yi TSAI

IPC分类号： H01L29/94 ,  H01L29/93

CPC分类号： H01L29/93 ,  H01L23/5223 ,  H01L23/5286 ,  H01L23/585 ,  H01L27/0629 ,  H01L27/0805 ,  H01L28/60 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

摘要： A seal ring for semiconductor devices is provided with embedded decoupling capacitors. The seal ring peripherally surrounds an integrated circuit chip in a seal ring area. The at least one embedded decoupling capacitor may include MOS capacitors, varactors, MOM capacitors and interdigitized capacitors with multiple capacitor plates coupled together. The opposed capacitor plates are coupled to different potentials and may advantageously be coupled to Vdd and Vss.

摘要翻译： 用于半导体器件的密封环设置有嵌入式去耦电容器。 密封环外围围绕密封环区域中的集成电路芯片。 至少一个嵌入式去耦电容器可以包括MOS电容器，变容二极管，MOM电容器和具有多个电容器板耦合在一起的叉指电容器。 相对的电容器板耦合到不同的电位，并且可以有利地耦合到Vdd和Vss。