公开(公告)号：US08669651B2

公开(公告)日：2014-03-11

申请号：US12843549

申请日：2010-07-26

申请人： Chung-Ying Yang ,  Chao-Wen Shih ,  Hao-Yi Tsai ,  Hsien-Wei Chen ,  Mirng-Ji Lii ,  Tzuan-Horng Liu

发明人： Chung-Ying Yang ,  Chao-Wen Shih ,  Hao-Yi Tsai ,  Hsien-Wei Chen ,  Mirng-Ji Lii ,  Tzuan-Horng Liu

IPC分类号： H01L23/538

CPC分类号： H01L23/5385 ,  H01L23/3121 ,  H01L23/5384 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/105 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

摘要： A device includes a package substrate including a first non-reflowable metal bump extending over a top surface of the package substrate; a die over and bonded to the package substrate; and a package component over the die and bonded to the package substrate. The package component includes a second non-reflowable metal bump extending below a bottom surface of the package component. The package component is selected from the group consisting essentially of a device die, an additional package substrate, and combinations thereof. A solder bump bonds the first non-reflowable metal bump to the second non-reflowable metal bump.

摘要翻译： 一种器件包括封装衬底，其包括在封装衬底的顶表面上延伸的第一不可回流金属凸块; 并且结合到封装基板上; 以及在所述管芯上并且结合到所述封装衬底的封装部件。 包装部件包括在包装部件的底部表面下方延伸的第二不可回流金属凸块。 封装部件选自基本上由器件管芯，附加封装衬底及其组合组成的组。 焊料凸块将第一不可回流金属凸块接合到第二不可回流金属凸块。

公开(公告)号：US20140061923A1

公开(公告)日：2014-03-06

申请号：US13598196

申请日：2012-08-29

申请人： Hsien-Wei Chen ,  Hung-Jui Kuo

发明人： Hsien-Wei Chen ,  Hung-Jui Kuo

IPC分类号： H01L23/485 ,  H01L21/768

CPC分类号： H01L23/3192 ,  H01L23/3114 ,  H01L23/525 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/13101 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13181 ,  H01L2924/014 ,  H01L2924/00014

摘要： A semiconductor device includes a recess in a polymer layer between two adjacent metal lines and over passivation layer or anti-electromigration layers on redistribution metal lines to increase the resistance to electromigration.

摘要翻译： 半导体器件包括位于两个相邻金属线之间的聚合物层中的凹槽，以及在再分布金属线上的钝化层或抗电迁移层上，以增加对电迁移的抵抗力。

公开(公告)号：US20140045379A1

公开(公告)日：2014-02-13

申请号：US13570049

申请日：2012-08-08

申请人： Hsien-Wei Chen

发明人： Hsien-Wei Chen

IPC分类号： H01R13/66

CPC分类号： H01L25/105 ,  H01L21/485 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/5382 ,  H01L23/5383 ,  H01L24/09 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0655 ,  H01L2224/0362 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/08225 ,  H01L2224/09051 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17051 ,  H01L2224/17515 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81395 ,  H01L2224/81801 ,  H01L2224/81895 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19042 ,  H01L2924/19105 ,  H05K1/0295 ,  H05K2201/09954 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2924/00014

摘要： A device includes a first package component, and a second package component underlying the first package component. The second package component includes a first electrical connector at a top surface of the second package component, wherein the first electrical connector is bonded to the first package component. The second package component further includes a second electrical connector at the top surface of the second package component, wherein no package component is overlying and bonded to the second electrical connector.

摘要翻译： 一种装置包括第一包装部件和第一包装部件下面的第二包装部件。 第二包装部件包括在第二包装部件的顶表面处的第一电连接器，其中第一电连接器结合到第一包装部件。 第二包装组件还包括在第二包装部件的顶表面处的第二电连接器，其中没有包装部件覆盖并结合到第二电连接器。

公开(公告)号：US08624359B2

公开(公告)日：2014-01-07

申请号：US13253845

申请日：2011-10-05

申请人： Chung-Ying Yang ,  Hsien-Wei Chen ,  Tsung-Yuan Yu ,  Shih-Wei Liang

发明人： Chung-Ying Yang ,  Hsien-Wei Chen ,  Tsung-Yuan Yu ,  Shih-Wei Liang

IPC分类号： H01L23/544

CPC分类号： H01L23/3142 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L21/76895 ,  H01L23/3114 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L23/564 ,  H01L23/585 ,  H01L24/05 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2224/05552

摘要： A wafer level chip scale package (WLCSP) includes a semiconductor device including an active surface having a contact pad, and side surfaces. A mold covers the side surfaces of the semiconductor device. A RDL structure includes a first PPI line electrically connected to the contact pad and extending on the active surface of the semiconductor device. A UBM layer is formed over and electrically connected to the first PPI line. A seal ring structure extends around the upper periphery of the semiconductor device on the mold. The seal ring structure includes a seal layer extending on the same level as at least one of the first PPI line and the UBM layer. A method of manufacturing a WLCSP includes forming a re-routing laminated structure by simultaneously forming an interconnection line and a seal layer on the molded semiconductor devices.

摘要翻译： 晶片级芯片级封装（WLCSP）包括具有接触焊盘的有源表面和侧表面的半导体器件。 模具覆盖半导体器件的侧表面。 RDL结构包括电连接到接触焊盘并在半导体器件的有源表面上延伸的第一PPI线。 UBM层形成在第一PPI线上并电连接到第一PPI线。 密封环结构围绕模具上的半导体器件的上周围延伸。 密封环结构包括在与第一PPI线和UBM层中的至少一个相同的高度上延伸的密封层。 制造WLCSP的方法包括通过在模制的半导体器件上同时形成互连线和密封层来形成再布线层压结构。

公开(公告)号：US08618827B2

公开(公告)日：2013-12-31

申请号：US12903984

申请日：2010-10-13

申请人： Tung-Liang Shao ,  Shih-Wei Liang ,  Ying-Ju Chen ,  Ching-Jung Yang ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Chen-Hua Yu

发明人： Tung-Liang Shao ,  Shih-Wei Liang ,  Ying-Ju Chen ,  Ching-Jung Yang ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Chen-Hua Yu

IPC分类号： G01R31/02 ,  G01R31/26

CPC分类号： G01R31/2648 ,  G01R31/002 ,  G01R31/2644 ,  G01R31/2884 ,  H01L22/34 ,  H01L2224/13

摘要： Provided is a test structure for testing an unpackaged semiconductor wafer. The test structure includes a force-application component that is coupled to an interconnect structure of the semiconductor wafer. The force-application component is operable to exert a force to the semiconductor wafer. The test structure also includes first and second test portions that are coupled to the interconnect structure. The first and second test portions are operable to measure an electrical performance associated with a predetermined region of the interconnect structure. The first and second test portions are operable to measure the electrical performance while the force is exerted to the semiconductor wafer.

摘要翻译： 提供了一种用于测试未封装的半导体晶片的测试结构。 测试结构包括耦合到半导体晶片的互连结构的施力部件。 力施加部件可操作以向半导体晶片施加力。 测试结构还包括耦合到互连结构的第一和第二测试部分。 第一和第二测试部分可操作以测量与互连结构的预定区域相关联的电性能。 第一和第二测试部分可操作以在力施加到半导体晶片时测量电气性能。

公开(公告)号：US08581389B2

公开(公告)日：2013-11-12

申请号：US13117641

申请日：2011-05-27

申请人： Hsien-Wei Chen ,  Tsung-Yuan Yu

发明人： Hsien-Wei Chen ,  Tsung-Yuan Yu

IPC分类号： H01L23/12 ,  H01L21/4763

CPC分类号： H01L23/522 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/13 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/00

摘要： The present disclosure involves a semiconductor device. The semiconductor device includes a wafer containing an interconnect structure. The interconnect structure includes a plurality of vias and interconnect lines. The semiconductor device includes a first conductive pad disposed over the interconnect structure. The first conductive pad is electrically coupled to the interconnect structure. The semiconductor device includes a plurality of second conductive pads disposed over the interconnect structure. The semiconductor device includes a passivation layer disposed over and at least partially sealing the first and second conductive pads. The semiconductor device includes a conductive terminal that is electrically coupled to the first conductive pad but is not electrically coupled to the second conductive pads.

摘要翻译： 本发明涉及半导体器件。 半导体器件包括含有互连结构的晶片。 互连结构包括多个通孔和互连线。 半导体器件包括布置在互连结构上的第一导电焊盘。 第一导电焊盘电耦合到互连结构。 半导体器件包括布置在互连结构上的多个第二导电焊盘。 半导体器件包括设置在第一和第二导电焊盘之上并且至少部分地密封第一和第二导电焊盘的钝化层。 半导体器件包括电耦合到第一导电焊盘但不电耦合到第二导电焊盘的导电端子。

公开(公告)号：US08581250B2

公开(公告)日：2013-11-12

申请号：US12977160

申请日：2010-12-23

申请人： Hsien-Wei Chen

发明人： Hsien-Wei Chen

IPC分类号： H01L23/488

CPC分类号： H01L22/32 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/02166 ,  H01L2224/02375 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05554 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/06133 ,  H01L2224/06134 ,  H01L2224/06135 ,  H01L2224/06137 ,  H01L2224/48463 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00

摘要： The present disclosure involves a semiconductor device. The semiconductor device includes a substrate and an interconnect structure that is formed over the substrate. The interconnect structure has a plurality of metal layers. A first region and a second region each extend through both the interconnect structure and the substrate. The first and second regions are mutually exclusive. The semiconductor device includes a plurality of bond pads disposed above the first region, and a plurality of probe pads disposed above the second region. The semiconductor device also includes a plurality of conductive components that electrically couple at least a subset of the bond pads with at least a subset of the probe pads. Wherein each one of the subset of the bond pads is electrically coupled to a respective one of the subset of the probe pads through one of the conductive components.

摘要翻译： 本发明涉及半导体器件。 半导体器件包括衬底和形成在衬底上的互连结构。 互连结构具有多个金属层。 第一区域和第二区域各自延伸穿过互连结构和衬底。 第一和第二区域是相互排斥的。 半导体器件包括设置在第一区域上方的多个接合焊盘以及设置在第二区域上方的多个探针焊盘。 半导体器件还包括多个导电部件，其将至少一个接合焊盘的子集与探针焊盘的至少一个子集电耦合。 其中，每个接合焊盘的子集中的每一个通过导电部件之一电耦合到探针焊盘的子集中的相应一个。

公开(公告)号：US20130140706A1

公开(公告)日：2013-06-06

申请号：US13312538

申请日：2011-12-06

申请人： Tsung-Yuan Yu ,  Hsien-Wei Chen ,  Ying-Ju Chen ,  Shih-Wei Liang

发明人： Tsung-Yuan Yu ,  Hsien-Wei Chen ,  Ying-Ju Chen ,  Shih-Wei Liang

IPC分类号： H01L23/485 ,  H01L21/768

CPC分类号： H01L24/11 ,  H01L23/3192 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L2224/02166 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05541 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/0603 ,  H01L2224/06131 ,  H01L2924/00014 ,  H01L2924/206 ,  H01L2924/00012

摘要： A wafer level chip scale semiconductor device comprises a semiconductor die, a first under bump metal structure and a second under bump metal structure. The first under bump metal structure having a first enclosure is formed on a corner region or an edge region of the semiconductor die. A second under bump metal structure having a second enclosure is formed on an inner region of the semiconductor die. The first enclosure is greater than the second enclosure.

摘要翻译： 晶片级芯片级半导体器件包括半导体管芯，第一下凸块金属结构和第二凸块下金属结构。 具有第一外壳的第一下凸块金属结构形成在半导体管芯的拐角区域或边缘区域上。 具有第二外壳的第二下凸块金属结构形成在半导体管芯的内部区域上。 第一个外壳大于第二个外壳。

公开(公告)号：US20130127052A1

公开(公告)日：2013-05-23

申请号：US13302551

申请日：2011-11-22

申请人： Chia-Wei Tu ,  Yian-Liang Kuo ,  Tsung-Fu Tsai ,  Ru-Ying Huang ,  Ming-Song Sheu ,  Hsien-Wei Chen

发明人： Chia-Wei Tu ,  Yian-Liang Kuo ,  Tsung-Fu Tsai ,  Ru-Ying Huang ,  Ming-Song Sheu ,  Hsien-Wei Chen

IPC分类号： H01L23/498 ,  H01L21/60

CPC分类号： H01L24/13 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/02331 ,  H01L2224/0235 ,  H01L2224/02375 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/0555 ,  H01L2224/05552 ,  H01L2224/0558 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/1132 ,  H01L2224/1146 ,  H01L2224/13006 ,  H01L2224/13021 ,  H01L2224/13024 ,  H01L2224/13027 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/01023 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2924/00012

摘要： Methods and apparatuses for wafer level packaging (WLP) semiconductor devices are disclosed. A redistribution layer (RDL) is formed on a first passivation layer in contact with a conductive pad over a surface of a die. The RDL layer is on top of a first region of the first passivation layer. A second passivation layer is formed on the RDL layer with an opening to expose the RDL layer, and over the first passivation layer. An under bump metallization (UBM) layer is formed over the second passivation layer in contact with the exposed RDL layer. A second region of the first passivation layer disjoint from the first region is determined by projecting an outer periphery of a solder ball or other connector onto the surface.

摘要翻译： 公开了晶片级封装（WLP）半导体器件的方法和装置。 再次分布层（RDL）形成在与导体表面上的导电焊盘接触的第一钝化层上。 RDL层位于第一钝化层的第一区域之上。 在具有开口的RDL层上形成第二钝化层以暴露RDL层，并且在第一钝化层上方。 在与暴露的RDL层接触的第二钝化层上形成凸块下金属化（UBM）层。 通过将焊球或其它连接器的外周突出到表面上来确定与第一区域不相交的第一钝化层的第二区域。

公开(公告)号：US20130119532A1

公开(公告)日：2013-05-16

申请号：US13294859

申请日：2011-11-11

申请人： Chun-Hung Lin ,  Yu-Feng Chen ,  Tsung-Shu Lin ,  Han-Ping Pu ,  Hsien-Wei Chen

发明人： Chun-Hung Lin ,  Yu-Feng Chen ,  Tsung-Shu Lin ,  Han-Ping Pu ,  Hsien-Wei Chen

IPC分类号： H01L23/485

CPC分类号： H01L24/14 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05018 ,  H01L2224/05024 ,  H01L2224/0508 ,  H01L2224/05085 ,  H01L2224/05558 ,  H01L2224/05569 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13111 ,  H01L2224/1403 ,  H01L2224/14131 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2224/14179 ,  H01L2224/16225 ,  H01L2224/17051 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2224/05552

摘要： A chip scale semiconductor device comprises a semiconductor die, a first bump and a second bump. The first bump having a first diameter and a first height is formed on an outer region of the semiconductor die. A second bump having a second diameter and a second height is formed on an inner region of the semiconductor die. The second diameter is greater than the first diameter while the second height is the same as the first height. By changing the shape of the bump, the stress and strain can be redistributed through the bump. As a result, the thermal cycling reliability of the chip scale semiconductor device is improved.

摘要翻译： 芯片级半导体器件包括半导体管芯，第一突起和第二突起。 具有第一直径和第一高度的第一凸块形成在半导体管芯的外部区域上。 具有第二直径和第二高度的第二凸起形成在半导体管芯的内部区域上。 第二直径大于第一直径，而第二高度与第一高度相同。 通过改变凸块的形状，应力和应变可通过凸块重新分布。 结果，提高了芯片级半导体器件的热循环可靠性。