利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

77 条记录 (耗时 0.022 秒)

    Plating Process and Structure
    5.
    发明申请
    Plating Process and Structure 有权
    电镀工艺与结构

    公开(公告)号：US20130119382A1

    公开(公告)日：2013-05-16

    申请号：US13297845

    申请日：2011-11-16

    申请人： Chin-Fu Kao ,  Cheng-Lin Huang ,  Jing-Cheng Lin

    发明人： Chin-Fu Kao ,  Cheng-Lin Huang ,  Jing-Cheng Lin

    IPC分类号： H01L23/544 ,  H01L21/28

    CPC分类号： H01L22/32

    摘要： A system and method for plating a contact is provided. An embodiment comprises forming protective layers over a contact and a test pad, and then selectively removing the protective layer over the contact without removing the protective layer over the test pad. With the protective layer still on the test pad, a conductive layer may be plated onto the contact without plating it onto the test pad. After the contact has been plated, the protective layer over the contact may be removed.

    摘要翻译： 提供了一种用于电镀触点的系统和方法。 一个实施例包括在触点和测试垫上形成保护层，然后在触头上选择性地去除保护层，而不需要在测试垫上移除保护层。 在保护层仍在测试焊盘上的情况下，可以将导电层电镀到触点上，而不将其覆盖在测试焊盘上。 接触电镀后，触点上的保护层可以被去除。

    Reducing resistivity in interconnect structures of integrated circuits
    6.
    发明授权
    Reducing resistivity in interconnect structures of integrated circuits 有权
    降低集成电路互连结构中的电阻率

    公开(公告)号：US08426307B2

    公开(公告)日：2013-04-23

    申请号：US13036599

    申请日：2011-02-28

    申请人： Cheng-Lin Huang

    发明人： Cheng-Lin Huang

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76834 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76856

    摘要： An integrated circuit structure having improved resistivity and a method for forming the same are provided. The integrated circuit structure includes a dielectric layer, an opening in the dielectric layer, an oxide-based barrier layer directly on sidewalls of the opening, and conductive materials filling the remaining portion of the opening.

    摘要翻译： 提供了具有改进的电阻率的集成电路结构及其形成方法。 集成电路结构包括电介质层，电介质层中的开口，直接位于开口侧壁上的基于氧化物的阻挡层，以及填充开口的剩余部分的导电材料。

    Methods for Via Structure with Improved Reliability
    7.
    发明申请
    Methods for Via Structure with Improved Reliability 有权
    通过结构改进可靠性的方法

    公开(公告)号：US20120322261A1

    公开(公告)日：2012-12-20

    申请号：US13595835

    申请日：2012-08-27

    申请人： Shau-Lin Shue ,  Cheng-Lin Huang ,  Ching-Hua Hsieh

    发明人： Shau-Lin Shue ,  Cheng-Lin Huang ,  Ching-Hua Hsieh

    IPC分类号： H01L21/768

    CPC分类号： H01L23/5226 ,  H01L21/76804 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76844 ,  H01L21/76846 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Methods for forming a via structure are provided. The method includes depositing a first-layer conductive line over a semiconductor substrate, forming a dielectric layer over the first-layer conductive line, forming a via opening in the dielectric layer and exposing the first-layer conductive line in the via opening, forming a recess portion in the first-layer conductive line, and filling the via opening to form a via extending through the dielectric layer to the first-layer conductive line. The via has a substantially tapered profile and substantially extends into the recess in the first-layer conductive line.

    摘要翻译： 提供了形成通孔结构的方法。 该方法包括在半导体衬底上沉积第一层导电线，在第一层导电线上形成电介质层，在电介质层中形成通孔，并在通路孔中露出第一层导电线，形成 在第一层导电线中的凹陷部分，并且填充通孔开口以形成延伸通过介电层到第一层导电线的通孔。 通孔具有基本上锥形的轮廓并且基本上延伸到第一层导电线中的凹部中。

    Reducing resistivity in interconnect structures of integrated circuits
    10.
    发明授权
    Reducing resistivity in interconnect structures of integrated circuits 有权
    降低集成电路互连结构中的电阻率

    公开(公告)号：US07919862B2

    公开(公告)日：2011-04-05

    申请号：US11429879

    申请日：2006-05-08

    申请人： Cheng-Lin Huang

    发明人： Cheng-Lin Huang

    IPC分类号： H01L23/52

    CPC分类号： H01L21/76834 ,  H01L21/76831

    摘要： An integrated circuit structure having improved resistivity and a method for forming the same are provided. The integrated circuit structure includes a dielectric layer, an opening in the dielectric layer, an oxide-based barrier layer directly on sidewalls of the opening, and conductive materials filling the remaining portion of the opening.

    摘要翻译： 提供了具有改进的电阻率的集成电路结构及其形成方法。 集成电路结构包括电介质层，电介质层中的开口，直接位于开口侧壁上的基于氧化物的阻挡层，以及填充开口的剩余部分的导电材料。