公开(公告)号：WO2013167321A1

公开(公告)日：2013-11-14

申请号：PCT/EP2013/056951

申请日：2013-04-02

Applicant: ROBERT BOSCH GMBH

Inventor： FRUEH, Christiane ,  GUENTHER, Michael ,  HERBOTH, Thomas

IPC: H01L21/60

CPC classification number: H01L24/83 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L2224/2731 ,  H01L2224/2732 ,  H01L2224/27442 ,  H01L2224/27505 ,  H01L2224/27901 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/29339 ,  H01L2224/32225 ,  H01L2224/75315 ,  H01L2224/831 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83208 ,  H01L2224/8384 ,  H01L2924/01047 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/15747 ,  H01L2924/201 ,  H01L2924/20101 ,  H01L2924/20102 ,  H01L2924/20103 ,  H01L2924/20104 ,  H01L2924/20105 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein Verfahren zum Fügen eines Halbleiters (20) auf ein Substrat (10) umfassend die Schritte: •. Aufbringen einer ersten Pastenschicht (1) einer Sinterpaste auf das Substrat; • · Erhitzen und Komprimieren der ersten Pastenschicht zu einer ersten Sinterschicht; • · Aufbringen einer zweiten Pastenschicht (2) einer Sinterpaste auf die erste Sinterschicht und Anordnen eines Halbleiters (20) auf der zweiten Pastenschicht; • Erhitzen und Komprimieren der zweiten Pastenschicht (2) zu einer zweiten Sinterschicht. Ferner betrifft die Erfindung ein mittels des Verfahrens hergestelltes Halbleiterbauelement.

Abstract translation: 本发明涉及一种用于在衬底（10）上接合半导体（20），包括以下步骤：在所述基板上的烧结膏施加第一糊剂层..（1）; ， ·加热和压缩所述第一膏体层的第一烧结层; ， ·涂布第一烧结层上的烧结膏的第二糊剂层（2）和布置糊的第二层上的半导体（20）; ， 加热和压缩所述第二糊剂层（2）向第二烧结层。 此外，本发明涉及由半导体器件的方法制造的产品。

公开(公告)号：WO2015152197A1

公开(公告)日：2015-10-08

申请号：PCT/JP2015/060041

申请日：2015-03-31

Applicant: 日鉄住金マイクロメタル株式会社 ,  新日鉄住金マテリアルズ株式会社

Inventor： 山田　隆 ,  小田　大造 ,  大石　良 ,  榛原　照男 ,  宇野　智裕

IPC: H01L21/60 ,  B21C1/00 ,  C22C5/06 ,  C22C5/08 ,  C22F1/00 ,  C22F1/14

CPC classification number: H01L24/45 ,  B21C1/00 ,  B21C1/003 ,  C22C5/06 ,  C22C5/08 ,  C22F1/00 ,  C22F1/14 ,  H01L24/43 ,  H01L2224/4321 ,  H01L2224/43848 ,  H01L2224/43986 ,  H01L2224/45012 ,  H01L2224/45015 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2924/00011 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01046 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/201 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2924/00 ,  H01L2924/01201 ,  H01L2924/01016 ,  H01L2924/01017 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/12044 ,  H01L2924/00015 ,  H01L2224/45664 ,  H01L2924/01049 ,  H01L2924/01045 ,  H01L2924/01004 ,  H01L2924/01005

Abstract: 　リーニング不良とスプリング不良をともに抑制するため、（１）ワイヤ中心を含みワイヤ長手方向に平行な断面（ワイヤ中心断面）において長径ａと短径ｂの比ａ／ｂが１０以上でありさらに面積が１５μｍ 2 以上である結晶粒（繊維状組織）が存在せず、（２）ワイヤ中心断面における、ワイヤ長手方向の結晶方位を測定した結果、前記ワイヤ長手方向に対して角度差が１５°以下である結晶方位＜１００＞の存在比率が面積率で１０％以上５０％未満であり、（３）ワイヤ表面における、ワイヤ長手方向の結晶方位を測定した結果、前記ワイヤ長手方向に対して角度差が１５°以下である結晶方位＜１００＞の存在比率が面積率で７０％以上であることを特徴とする半導体装置用ボンディングワイヤ。伸線工程中に減面率が１５．５％以上の伸線加工を少なくとも１回行い、最終熱処理温度と最終前熱処理温度を所定範囲とする。

Abstract translation: 与半导体器件一起使用的接合线，为了使倾斜问题和弹簧问题最小化，其特征在于：（1）与导线的长度方向平行且包含线的中心的横截面 线中心横截面）不含长轴（a）/短轴（b）比（a / b）为10以上且面积为15μm2以上的晶粒（纤维结构体） （2）电线中心横截面面积的至少10％但小于50％在电线长度方向的15°内呈现<100°的晶体取向; 和（3）电线表面的至少70％的面积在电线的长度方向的15°内呈现<100°的晶体取向。 在拉丝工序中，进行至少15.5％的面积减少的拉丝至少进行一次，最后的热处理温度和最终的预热处理温度设定在规定范围内。

公开(公告)号：WO2015057605A1

公开(公告)日：2015-04-23

申请号：PCT/US2014/060340

申请日：2014-10-14

Applicant: CORNING INCORPORATED

Inventor： ENICKS, Darwin Gene ,  KEECH, John Tyler ,  SHOREY, Aric Bruce ,  THOMAS, Windsor Pipes, III

IPC: H01L21/683 ,  H01L21/48

CPC classification number: H01L21/6835 ,  H01L21/486 ,  H01L23/15 ,  H01L23/49827 ,  H01L24/83 ,  H01L24/94 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68381 ,  H01L2224/83052 ,  H01L2224/8385 ,  H01L2924/01029 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/12 ,  H01L2924/12041 ,  H01L2924/1432 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2924/201 ,  H01L2924/20107 ,  H01L2924/2011 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20642 ,  H01L2924/00

Abstract: A thin sheet (20) disposed on a carrier (10) via a surface modification layer (30) to form an article (2), wherein the article may be subjected to high temperature processing, as in FEOL semiconductor processing, not outgas and have the thin sheet maintained on the carrier without separation therefrom during the processing, yet be separated therefrom upon room temperature peeling force that leaves the thinner one of the thin sheet and carrier intact. Interposers (56) having arrays (50) of vias (60) may be formed on the thin sheet, and devices (66) formed on the interposers. Alternatively, the thin sheet may be a substrate on which semiconductor circuits are formed during FEOL processing.

Abstract translation: 一种经由表面改性层（30）设置在载体（10）上以形成制品（2）的薄片（20），其中所述制品可以经受高温处理，如在FEOL半导体加工中，不排气并具有 在加工过程中，薄片保持在载体上而不与其分离，然后在室温剥离力下分离，使得薄片和载体中较薄的一个完整。 具有通孔（60）阵列（50）的插入件（56）可以形成在薄片上，以及形成在插入件上的器件（66）。 或者，薄片可以是在FEOL处理期间形成半导体电路的基板。

公开(公告)号：WO2015152191A1

公开(公告)日：2015-10-08

申请号：PCT/JP2015/060035

申请日：2015-03-31

Applicant: 日鉄住金マイクロメタル株式会社 ,  新日鉄住金マテリアルズ株式会社

Inventor： 山田　隆 ,  小田　大造 ,  大石　良 ,  榛原　照男 ,  宇野　智裕

IPC: H01L21/60 ,  B21C1/00 ,  C22C5/06 ,  C22C5/08 ,  C22F1/00 ,  C22F1/14

CPC classification number: H01L24/45 ,  B21C1/00 ,  B21C1/003 ,  B23K35/0227 ,  B23K35/3006 ,  C22C5/06 ,  C22C5/08 ,  C22F1/00 ,  C22F1/14 ,  H01L24/43 ,  H01L2224/4321 ,  H01L2224/43848 ,  H01L2224/45012 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2924/00011 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01046 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/013 ,  H01L2924/201 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2924/01049 ,  H01L2924/01045 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01005

Abstract: 　リーニング不良とスプリング不良をともに抑制するため、（１）ワイヤ中心を含みワイヤ長手方向に平行な断面（ワイヤ中心断面）において、長径ａと短径ｂの比ａ／ｂが１０以上でありさらに面積が１５μｍ 2 以上である結晶粒（繊維状組織）が存在せず、（２）ワイヤ中心断面における、ワイヤ長手方向の結晶方位を測定した結果、前記ワイヤ長手方向に対して角度差が１５°以下である結晶方位＜１００＞の存在比率が面積率で５０％以上９０％以下であり、（３）ワイヤ表面における、ワイヤ長手方向の結晶方位を測定した結果、前記ワイヤ長手方向に対して角度差が１５°以下である結晶方位＜１００＞の存在比率が面積率で５０％以上９０％以下であることを特徴とする半導体装置用ボンディングワイヤ。伸線工程中に減面率が１５．５％以上の伸線加工を少なくとも１回行い、最終熱処理温度と最終前熱処理温度を所定範囲とする。

Abstract translation: 与半导体器件一起使用的接合线，为了使倾斜问题和弹簧问题最小化，其特征在于：（1）与导线的长度方向平行且包含线的中心的横截面 线中心横截面）不含长轴（a）/短轴（b）比（a / b）为10以上且面积为15μm2以上的晶粒（纤维结构体） （2）线中心横截面积的50％〜90％在线长度方向的15°以内呈现<100°的晶体取向。 和（3）线的表面面积的50％至90％在线的长度方向的15°内呈现<100°的晶体取向。 在拉丝工序中，进行至少15.5％的面积减少的拉丝至少进行一次，最后的热处理温度和最终的预热处理温度设定在规定范围内。

公开(公告)号：WO2014001868A1

公开(公告)日：2014-01-03

申请号：PCT/IB2013/001250

申请日：2013-06-05

Applicant: SOITEC

Inventor： RADU, Ionut ,  BROEKAART, Marcel ,  CASTEX, Arnaud ,  GAUDIN, Gweltaz ,  RIOU, Gregory

IPC: H01L21/18

CPC classification number: H01L24/83 ,  H01L21/187 ,  H01L21/30604 ,  H01L21/30625 ,  H01L22/12 ,  H01L23/562 ,  H01L24/32 ,  H01L2224/29124 ,  H01L2224/29155 ,  H01L2224/2916 ,  H01L2224/29169 ,  H01L2224/29171 ,  H01L2224/29176 ,  H01L2224/2918 ,  H01L2224/29181 ,  H01L2224/29184 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/83895 ,  H01L2924/01014 ,  H01L2924/0504 ,  H01L2924/10253 ,  H01L2924/201 ,  Y10T428/12493 ,  Y10T428/12639 ,  Y10T428/12646 ,  Y10T428/12653 ,  Y10T428/12674

Abstract: Method for producing a composite structure (200), comprising the direct bonding of at least one first wafer (220) with a second wafer (230), and comprising a step of initiating the propagation of a bonding wave, where the bonding interface between the first and second wafers (220, 230) after the propagation of said bonding wave has a bonding energy of less than or equal to 0.7 J/m2. The step of initiating the propagation of the bonding wave is performed under one or more of the following conditions: - placement of the wafers in an environment at a pressure of less than 20 mbar, - application to one of the two wafers of a mechanical pressure of between 0.1 MPa and 33.3 MPa. The method further comprises, after the step of initiating the propagation of a bonding wave, a step of determining the level of stress induced during bonding of the two wafers, said level of stress being determined on the basis of a stress parameter Ct calculated using the formula Ct = Rc/Ep, where: Rc corresponds to the radius of curvature (in km) of the two- wafer assembly and Ep corresponds to the thickness (in μm) of the two-wafer assembly. The method further comprises a step of validating the bonding when the level of stress Ct determined is greater than or equal to 0.07.

Abstract translation: 一种用于生产复合结构（200）的方法，包括至少一个第一晶片（220）与第二晶片（230）的直接结合，并且包括启动键合波的传播的步骤，其中， 在所述键合波的传播之后的第一和第二晶片（220,230）具有小于或等于0.7J / m 2的结合能。 启动粘合波传播的步骤是在以下一个或多个条件下进行的： - 将晶片放置在小于20毫巴的压力的环境中， - 施加到两个晶片之一的机械压力 在0.1MPa和33.3MPa之间。 该方法还包括在开始粘合波的传播的步骤之后，确定在两个晶片的接合期间引起的应力水平的步骤，所述应力水平是基于使用 公式Ct = Rc / Ep，其中：Rc对应于两晶片组件的曲率半径（km），Ep对应于两晶片组件的厚度（以mam计）。 该方法还包括当确定的应力Ct大于或等于0.07时验证接合的步骤。

公开(公告)号：WO2010084742A1

公开(公告)日：2010-07-29

申请号：PCT/JP2010/000290

申请日：2010-01-20

Applicant: 日亜化学工業株式会社

Inventor： 蔵本雅史 ,  小川悟 ,  丹羽実輝

IPC: H01L21/52 ,  H01L33/62

CPC classification number: H01L33/44 ,  H01L23/08 ,  H01L23/293 ,  H01L23/49579 ,  H01L23/49582 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/83 ,  H01L33/62 ,  H01L2224/05568 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/2712 ,  H01L2224/2745 ,  H01L2224/275 ,  H01L2224/29023 ,  H01L2224/2908 ,  H01L2224/29083 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/29139 ,  H01L2224/29187 ,  H01L2224/2919 ,  H01L2224/29339 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/73265 ,  H01L2224/83048 ,  H01L2224/83055 ,  H01L2224/83075 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/83205 ,  H01L2224/83207 ,  H01L2224/83439 ,  H01L2224/83487 ,  H01L2224/8383 ,  H01L2224/8384 ,  H01L2224/83894 ,  H01L2224/83895 ,  H01L2224/83896 ,  H01L2224/83907 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01063 ,  H01L2924/01064 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01105 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/0541 ,  H01L2924/0665 ,  H01L2924/09701 ,  H01L2924/12035 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/1576 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/201 ,  H01L2924/20105 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2924/3025 ,  H01L2933/0066 ,  H01S5/0226 ,  H01L2924/00015 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2224/48 ,  H01L2224/05599

Abstract: ［課題］　低い電気抵抗値を生じる導電性材料であって、接着剤を含まない安価かつ安定な導電性材料用組成物を用いて得られる導電性材料を製造する方法を提供することを目的とする。 ［解決手段］　基体の表面に施された銀若しくは酸化銀と、半導体素子の表面に施された銀若しくは酸化銀と、が接合された半導体装置の製造方法であって、　基体の表面に施された銀若しくは酸化銀の上に、半導体素子の表面に施された銀若しくは酸化銀が接触するように配置する工程と、半導体素子若しくは基体に、圧力を加え若しくは超音波振動を加え、半導体素子と基体とを仮接合する工程と、半導体素子及び基体に１５０℃～９００℃の温度を加え、半導体素子と基体とを本接合する工程とを経て半導体装置を製造する。

Abstract translation: 一种制造导电材料的方法，该导电材料产生低电阻值，并且通过使用廉价且稳定的不包括粘合剂的导电材料组合物获得。 该方法制造半导体器件，其通过将沉积在基底表面上的银或氧化银与沉积在半导体部件表面上的银或氧化银结合而形成。 该方法通过将半导体组件设置在基底上的步骤制造半导体器件，使得沉积在表面上的银或氧化银与沉积在其表面上的银或氧化银接触，施加压力 或超声波振动到半导体部件或基底，以将半导体部件暂时地接合到基底，以及向半导体部件和基底施加150℃至900℃的温度以将半导体部件永久地接合到基底的步骤。