公开(公告)号：US20100015787A1

公开(公告)日：2010-01-21

申请号：US12191013

申请日：2008-08-13

申请人： Chen-Hua Yu ,  Chia-Lin Yu ,  Ding-Yuan Chen ,  Wen-Chih Chiou

发明人： Chen-Hua Yu ,  Chia-Lin Yu ,  Ding-Yuan Chen ,  Wen-Chih Chiou

IPC分类号： H01L21/205

CPC分类号： H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02573 ,  H01L21/02617 ,  H01L21/02664

摘要： A method of forming a semiconductor structure includes providing a substrate; forming a buffer/nucleation layer over the substrate; forming a group-III nitride (III-nitride) layer over the buffer/nucleation layer; and subjecting the III-nitride layer to a nitridation. The step of forming the III-nitride layer comprises metal organic chemical vapor deposition.

摘要翻译： 形成半导体结构的方法包括提供基板; 在衬底上形成缓冲/成核层; 在缓冲/成核层上形成III族氮化物（III族氮化物）层; 并对该III族氮化物层进行氮化。 形成III族氮化物层的步骤包括金属有机化学气相沉积。

公开(公告)号：US20100001302A1

公开(公告)日：2010-01-07

申请号：US12166020

申请日：2008-07-01

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Ding-Yuan Chen ,  Chia-Lin Yu

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Ding-Yuan Chen ,  Chia-Lin Yu

IPC分类号： H01L33/00

CPC分类号： H01L33/10 ,  H01L33/32

摘要： A device structure includes a substrate; a group-III nitride layer over the substrate; a metal nitride layer over the group-III nitride layer; and a light-emitting layer over the metal nitride layer. The metal nitride layer acts as a reflector reflecting the light emitted by the light-emitting layer.

摘要翻译： 一种器件结构包括：衬底; 在衬底上的III族氮化物层; III族氮化物层上的金属氮化物层; 以及金属氮化物层上方的发光层。 金属氮化物层用作反射由发光层发射的光的反射器。

公开(公告)号：US20090273002A1

公开(公告)日：2009-11-05

申请号：US12235193

申请日：2008-09-22

申请人： Wen-Chih Chiou ,  Chen-Hua Yu ,  Ding-Yuan Chen

发明人： Wen-Chih Chiou ,  Chen-Hua Yu ,  Ding-Yuan Chen

IPC分类号： H01L33/00

CPC分类号： H01L33/486 ,  H01L33/62 ,  H01L33/642 ,  H01L33/647 ,  H01L2224/16

摘要： System and method for packaging an LED is presented. A preferred embodiment includes a plurality of thermal vias located through the packaging substrate to effectively transfer heat away from the LED, and are preferably formed along with conductive vias that extend through the packaging substrate. The thermal vias are preferably in the shape of circles or rectangular, and may either be solid or else may encircle and enclose a portion of the packaging substrate.

摘要翻译： 介绍了一种用于封装LED的系统和方法。 优选实施例包括多个通过封装基板的热通孔，以有效地将热量从LED传输，并且优选与延伸穿过封装基板的导电通孔一起形成。 热通孔优选为圆形或矩形形状，并且可以是固体的，或者可以环绕并包围封装衬底的一部分。

公开(公告)号：US08896136B2

公开(公告)日：2014-11-25

申请号：US12827563

申请日：2010-06-30

申请人： Chen-Yu Tsai ,  Shih-Hui Wang ,  Chien-Ming Chiu ,  Chia-Ho Chen ,  Fang Wen Tsai ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Shin-Puu Jeng ,  Chen-Hua Yu

发明人： Chen-Yu Tsai ,  Shih-Hui Wang ,  Chien-Ming Chiu ,  Chia-Ho Chen ,  Fang Wen Tsai ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Shin-Puu Jeng ,  Chen-Hua Yu

IPC分类号： H01L23/544 ,  H01L29/40 ,  H01L23/48 ,  H01L23/52 ,  H01L21/76 ,  H01L21/00 ,  H01L21/4763 ,  H01L21/44 ,  H01L21/683

CPC分类号： H01L23/481 ,  H01L21/30604 ,  H01L21/6835 ,  H01L21/76831 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2223/54426 ,  H01L2224/13

摘要： In accordance with an embodiment, a structure comprises a substrate having a first area and a second area; a through substrate via (TSV) in the substrate penetrating the first area of the substrate; an isolation layer over the second area of the substrate, the isolation layer having a recess; and a conductive material in the recess of the isolation layer, the isolation layer being disposed between the conductive material and the substrate in the recess.

摘要翻译： 根据实施例，结构包括具有第一区域和第二区域的基板; 穿过基板的第一区域的贯穿基板通孔（TSV）; 在所述衬底的所述第二区域上方的隔离层，所述隔离层具有凹部; 以及在所述隔离层的所述凹部中的导电材料，所述隔离层设置在所述凹部中的所述导电材料和所述基板之间。

公开(公告)号：US08847388B2

公开(公告)日：2014-09-30

申请号：US13267200

申请日：2011-10-06

申请人： Chen-Hua Yu ,  Hung-Pin Chang ,  An-Jhih Su ,  Tsang-Jiuh Wu ,  Wen-Chih Chiou ,  Shin-Puu Jeng

发明人： Chen-Hua Yu ,  Hung-Pin Chang ,  An-Jhih Su ,  Tsang-Jiuh Wu ,  Wen-Chih Chiou ,  Shin-Puu Jeng

IPC分类号： H01L23/48 ,  H01L23/31 ,  H01L23/00 ,  H01L23/29

CPC分类号： H01L23/293 ,  H01L23/3192 ,  H01L24/01 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13007 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/15788 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/04941 ,  H01L2924/01047 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/00 ,  H01L2224/05552

摘要： A semiconductor device includes a bump structure formed on a post-passivation interconnect (PPI) line and surrounded by a protection structure. The protection structure includes a polymer layer and at least one dielectric layer. The dielectric layer may be formed on the top surface of the polymer layer, underlying the polymer layer, inserted between the bump structure and the polymer layer, inserted between the PPI line and the polymer layer, covering the exterior sidewalls of the polymer layer, or combinations thereof.

摘要翻译： 半导体器件包括形成在钝化后互连（PPI）线上并由保护结构包围的凸块结构。 保护结构包括聚合物层和至少一个电介质层。 电介质层可以形成在聚合物层的顶表面上，该聚合物层的下面，插入凸起结构和聚合物层之间，插入在PPI线和聚合物层之间，覆盖聚合物层的外侧壁，或 其组合。

公开(公告)号：US08846499B2

公开(公告)日：2014-09-30

申请号：US12858211

申请日：2010-08-17

申请人： Ying-Ching Shih ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Shin-Puu Jeng ,  Chen-Hua Yu

发明人： Ying-Ching Shih ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Shin-Puu Jeng ,  Chen-Hua Yu

IPC分类号： H01L21/30

CPC分类号： G07F17/3213 ,  B32B17/10 ,  B32B37/1207 ,  B32B37/182 ,  B32B37/185 ,  B32B2457/14 ,  H01L21/6835 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381

摘要： A composite carrier structure for manufacturing semiconductor devices is provided. The composite carrier structure utilizes multiple carrier substrates, e.g., glass or silicon substrates, coupled together by interposed adhesive layers. The composite carrier structure may be attached to a wafer or a die for, e.g., backside processing, such as thinning processes. In an embodiment, the composite carrier structure comprises a first carrier substrate having through-substrate vias formed therethrough. The first substrate is attached to a second substrate using an adhesive such that the adhesive may extend into the through-substrate vias.

摘要翻译： 提供了一种用于制造半导体器件的复合载体结构。 复合载体结构利用多个载体衬底，例如玻璃或硅衬底，通过插入的粘合剂层耦合在一起。 复合载体结构可以附接到晶片或模具，用于例如背面处理，例如变薄处理。 在一个实施例中，复合载体结构包括具有贯穿其中形成的贯通基板通孔的第一载体基板。 使用粘合剂将第一衬底附接到第二衬底，使得粘合剂可以延伸到贯穿衬底通孔中。

公开(公告)号：US08691706B2

公开(公告)日：2014-04-08

申请号：US13349323

申请日：2012-01-12

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Fang Wen Tsai ,  Kuang-Wei Cheng ,  Jiann Sheng Chang ,  Yi Chou Lai ,  Jiung Wu

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Fang Wen Tsai ,  Kuang-Wei Cheng ,  Jiann Sheng Chang ,  Yi Chou Lai ,  Jiung Wu

IPC分类号： H01L21/02

CPC分类号： C23C16/0209 ,  H01L21/67115 ,  H01L21/67201 ,  H01L21/67288

摘要： System and method for reducing substrate warpage in a thermal process. An embodiment comprises pre-heating a substrate in a loadlock chamber before performing the thermal process of the substrate. After the thermal process, the substrate is cooled down in a loadlock chamber. The pre-heat and cool-down process reduces the warpage of the substrate caused by the differences in coefficients of thermal expansion (CTEs) of the materials that make up the substrate.

摘要翻译： 用于减少热过程中的基板翘曲的系统和方法。 一个实施例包括在执行衬底的热处理之前预先加载负载锁定室中的衬底。 在热处理之后，基板在负载锁定室中被冷却。 预热和冷却过程减少了由构成基材的材料的热膨胀系数（CTE）所引起的基板翘曲。

公开(公告)号：US08629568B2

公开(公告)日：2014-01-14

申请号：US12847802

申请日：2010-07-30

申请人： Yan-Fu Lin ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Shin-Puu Jeng ,  Chen-Hua Yu

发明人： Yan-Fu Lin ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Shin-Puu Jeng ,  Chen-Hua Yu

IPC分类号： H01L23/544 ,  H01L21/76

CPC分类号： H01L21/563 ,  H01L23/49838 ,  H01L23/544 ,  H01L24/11 ,  H01L24/81 ,  H01L2223/54413 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2223/5448 ,  H01L2223/54486 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/73204 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00

摘要： A system and method for determining underfill expansion is provided. An embodiment comprises forming cover marks along a top surface of a substrate, attaching a semiconductor substrate to the top surface of the substrate, placing an underfill material between the semiconductor substrate and the substrate, and then using the cover marks to determine the expansion of the underfill over the top surface of the substrate. Additionally, cover marks may also be formed along a top surface of the semiconductor substrate, and the cover marks on both the substrate and the semiconductor substrate may be used together as alignment marks during the alignment of the substrate and the semiconductor substrate.

摘要翻译： 提供了一种用于确定底部填充膨胀的系统和方法。 一个实施例包括沿着衬底的顶表面形成覆盖标记，将半导体衬底附接到衬底的顶表面，将底部填充材料放置在半导体衬底和衬底之间，然后使用覆盖标记来确定 底部填充在基材的顶表面上。 此外，也可以沿着半导体衬底的顶表面形成覆盖标记，并且衬底和半导体衬底上的覆盖标记可以在衬底和半导体衬底的对准期间一起用作对准标记。

公开(公告)号：US08531035B2

公开(公告)日：2013-09-10

申请号：US13222639

申请日：2011-08-31

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Tsang-Jiuh Wu

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Tsang-Jiuh Wu

IPC分类号： H01L23/52 ,  H01L23/48 ,  H01L29/40 ,  H01L21/44 ,  H01L21/4763

CPC分类号： H01L21/76847 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2924/15788 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/00

摘要： A system and method for forming through substrate vias is provided. An embodiment comprises forming an opening in a substrate and lining the opening with a first barrier layer. The opening is filled with a conductive material and a second barrier layer is formed in contact with the conductive material. The first barrier layer is formed with different materials and different methods of formation than the second barrier layer so that the materials and methods may be tuned to maximize their effectiveness within the device.

摘要翻译： 提供了一种用于通过衬底通孔形成的系统和方法。 一个实施例包括在衬底中形成开口并且用第一阻挡层衬套开口。 开口填充有导电材料，并且形成与导电材料接触的第二阻挡层。 与第二阻挡层相比，第一阻挡层由不同的材料和不同的形成方法形成，使得材料和方法可被调整以使其在器件内的有效性最大化。

公开(公告)号：US08513119B2

公开(公告)日：2013-08-20

申请号：US12331900

申请日：2008-12-10

申请人： Hung-Pin Chang ,  Kuo-Ching Hsu ,  Chen-Shien Chen ,  Wen-Chih Chiou ,  Chen-Hua Yu

发明人： Hung-Pin Chang ,  Kuo-Ching Hsu ,  Chen-Shien Chen ,  Wen-Chih Chiou ,  Chen-Hua Yu

IPC分类号： H01L21/44

CPC分类号： H01L23/5384 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/11 ,  H01L24/12 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/1401 ,  H01L2224/1701 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81193 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

摘要： A bump structure that may be used for stacked die configurations is provided. Through-silicon vias are formed in a semiconductor substrate. A backside of the semiconductor substrate is thinned to expose the through-silicon vias. An isolation film is formed over the backside of the semiconductor substrate and the exposed portion of the through-silicon vias. The isolation film is thinned to re-expose the through-silicon vias. Bump pads and redistribution lines are formed on the backside of the semiconductor substrate providing an electrical connection to the through-silicon vias. Another isolation film is deposited and patterned, and a barrier layer is formed to provide contact pads for connecting to an external device, e.g., another die/wafer or circuit board.

摘要翻译： 提供了可用于堆叠管芯配置的凸块结构。 通孔形成在半导体衬底中。 半导体衬底的背面变薄以暴露通硅通孔。 在半导体衬底的背面和通过硅通孔的暴露部分之后形成隔离膜。 隔离膜被稀释以重新暴露通硅通孔。 在半导体衬底的背面上形成凸起焊盘和再分布线，提供与通孔硅通孔的电连接。 沉积和图案化另一个隔离膜，并且形成阻挡层以提供用于连接到外部装置（例如另一个芯片/晶片或电路板）的接触焊盘。