公开(公告)号：US20130105982A1

公开(公告)日：2013-05-02

申请号：US13287816

申请日：2011-11-02

申请人： Yonggang Jin ,  Romain Coffy ,  Jerome Teysseyre

发明人： Yonggang Jin ,  Romain Coffy ,  Jerome Teysseyre

IPC分类号： H01L21/78 ,  H01L23/485

CPC分类号： H01L23/498 ,  H01L21/561 ,  H01L21/76283 ,  H01L21/76802 ,  H01L21/76838 ,  H01L23/3114 ,  H01L23/34 ,  H01L23/36 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/05 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/02331 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/181 ,  Y10T29/49124 ,  Y10T29/49174 ,  Y10T29/49204 ,  H01L2224/03 ,  H01L2224/05552 ,  H01L2924/00

摘要： A fan-out wafer level package is provided with a semiconductor die embedded in a reconstituted wafer. A redistribution layer is positioned over the semiconductor die, and includes a land grid array on a face of the package. A copper heat spreader is formed in the redistribution layer over the die in a same layer as a plurality of electrical traces configured to couple circuit pads of the semiconductor die to respective contact lands of the land grid array. In operation, the heat spreader improves efficiency of heat transfer from the die to the circuit board.

摘要翻译： 扇出晶片级封装设置有嵌入重构晶片中的半导体管芯。 再分配层位于半导体管芯上方，并且在封装的表面上包括焊盘栅格阵列。 铜管散热器形成在芯片上的再分配层中，与多个配置成将半导体管芯的电路焊盘耦合到焊盘栅极阵列的接触焊盘的多个电迹线相同的层中。 在操作中，散热器提高了从模具到电路板的热传递的效率。

公开(公告)号：US08664044B2

公开(公告)日：2014-03-04

申请号：US13287816

申请日：2011-11-02

申请人： Yonggang Jin ,  Romain Coffy ,  Jerome Teysseyre

发明人： Yonggang Jin ,  Romain Coffy ,  Jerome Teysseyre

IPC分类号： H01L21/00 ,  H01L23/12

CPC分类号： H01L23/498 ,  H01L21/561 ,  H01L21/76283 ,  H01L21/76802 ,  H01L21/76838 ,  H01L23/3114 ,  H01L23/34 ,  H01L23/36 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/05 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/02331 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/181 ,  Y10T29/49124 ,  Y10T29/49174 ,  Y10T29/49204 ,  H01L2224/03 ,  H01L2224/05552 ,  H01L2924/00

摘要： A fan-out wafer level package is provided with a semiconductor die embedded in a reconstituted wafer. A redistribution layer is positioned over the semiconductor die, and includes a land grid array on a face of the package. A copper heat spreader is formed in the redistribution layer over the die in a same layer as a plurality of electrical traces configured to couple circuit pads of the semiconductor die to respective contact lands of the land grid array. In operation, the heat spreader improves efficiency of heat transfer from the die to the circuit board.

摘要翻译： 扇出晶片级封装设置有嵌入重构晶片中的半导体管芯。 再分配层位于半导体管芯上方，并且在封装的表面上包括焊盘栅格阵列。 铜管散热器形成在芯片上的再分配层中，与多个配置成将半导体管芯的电路焊盘耦合到焊盘栅极阵列的接触焊盘的多个电迹线相同的层中。 在操作中，散热器提高了从模具到电路板的热传递的效率。

公开(公告)号：US20140057394A1

公开(公告)日：2014-02-27

申请号：US13594498

申请日：2012-08-24

申请人： Anandan Ramasamy ,  Yonggang Jin ,  Yun Liu ,  Eric Saugier ,  Romain Coffy ,  How Yuan Hwang

发明人： Anandan Ramasamy ,  Yonggang Jin ,  Yun Liu ,  Eric Saugier ,  Romain Coffy ,  How Yuan Hwang

IPC分类号： H01L21/60 ,  H01L21/56

CPC分类号： H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/14 ,  H01L24/19 ,  H01L24/81 ,  H01L24/96 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/06181 ,  H01L2224/11334 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/16265 ,  H01L2224/81005 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06524 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2224/05 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

摘要： A manufacturing process includes forming a reconstituted wafer, including embedding semiconductor dice in a molding compound layer and forming through-wafer vias in the layer. A fan-out redistribution layer is formed on a front side of the wafer, with electrical traces interconnecting the dice, through-wafer vias, and contact pads positioned on the redistribution layer. Solder balls are positioned on the contact pads and a molding compound layer is formed on the redistribution layer, reinforcing the solder balls. A second fan-out redistribution layer is formed on a back side of the wafer, with electrical traces interconnecting back ends of the through-wafer vias and contact pads positioned on a back face of the second redistribution layer. Flip-chips and/or surface-mounted devices are coupled to the contact pads of the second redistribution layer and encapsulated in an underfill layer formed on the back face of the second redistribution layer.

摘要翻译： 一种制造方法包括形成重构的晶片，包括将半导体晶片嵌入到模塑复合层中并在该层中形成贯通晶片通孔。 在晶片的前侧形成扇出重分布层，其中电迹线将骰子，贯穿晶片通孔和位于再分布层上的接触焊盘相互连接。 焊球定位在接触垫上，并且在再分布层上形成模塑料层，从而加强焊球。 第二扇出再分配层形成在晶片的背面上，其中电迹线互连贯通晶片通孔的后端和位于第二再分布层的背面上的接触焊盘。 翻转芯片和/或表面安装器件耦合到第二再分布层的接触焊盘，并且封装在形成在第二再分配层的背面上的底部填充层中。

公开(公告)号：US08912653B2

公开(公告)日：2014-12-16

申请号：US13327563

申请日：2011-12-15

申请人： Kah Wee Gan ,  Yonggang Jin ,  Anandan Ramasamy ,  Yun Liu

发明人： Kah Wee Gan ,  Yonggang Jin ,  Anandan Ramasamy ,  Yun Liu

IPC分类号： H01L23/52 ,  H01L21/3105 ,  H01L21/56 ,  H01L23/00 ,  H01L21/311 ,  H01L23/31

CPC分类号： H01L21/3105 ,  H01L21/31116 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/12105 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00

摘要： A semiconductor wafer has integrated circuits formed thereon and a top passivation layer applied. The passivation layer is patterned and selectively etched to expose contact pads on each semiconductor die. The wafer is exposed to ionized gas causing the upper surface of passivation layer to roughen and to slightly roughen the upper surface of the contact pads. The wafer is cut to form a plurality of semiconductor dies each with a roughened passivation layer. The plurality of semiconductor dies are placed on an adhesive layer and a reconstituted wafer formed. Redistribution layers are formed to complete the semiconductor package having electrical contacts for establishing electrical connections external to the semiconductor package, after which the wafer is singulated to separate the dice.

摘要翻译： 半导体晶片具有形成在其上的集成电路和施加的顶部钝化层。 钝化层被图案化并选择性地蚀刻以暴露每个半导体管芯上的接触焊盘。 将晶片暴露于电离气体中，导致钝化层的上表面变粗糙，并使接触垫的上表面略微变糙。 切割晶片以形成多个具有粗糙化钝化层的半导体管芯。 多个半导体管芯被放置在粘合剂层上并形成重构的晶片。 形成再分布层，以完成具有用于建立半导体封装外部的电连接的电触头的半导体封装，之后将晶片单分割以分离晶片。

公开(公告)号：US20130105973A1

公开(公告)日：2013-05-02

申请号：US13287826

申请日：2011-11-02

申请人： Kah Wee Gan ,  Yaohuang Huang ,  Yonggang Jin

发明人： Kah Wee Gan ,  Yaohuang Huang ,  Yonggang Jin

IPC分类号： H01L23/485 ,  H01L21/56 ,  H01L21/58

CPC分类号： H01L23/48 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/16 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/131 ,  H01L2224/16237 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/97 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2924/10253 ,  H01L2924/15192 ,  H01L2924/15321 ,  H01L2924/157 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

摘要： An eWLB package for 3D and PoP applications includes a redistribution layer on a support wafer. A semiconductor die is coupled to the redistribution layer, and solder balls are also positioned on the redistribution layer. The die and solder balls are encapsulated in a molding compound layer, which is planarized to expose top portions of the solder balls. A second redistribution layer is formed on the planarized surface of the molding compound layer. A ball grid array can be positioned on the second redistribution layer to couple the semiconductor package to a circuit board, or additional semiconductor dies can be added, each in a respective molding compound layer. The support wafer can act as an interposer, in which case it is processed to form TSVs in electrical contact with the first redistribution layer, and a redistribution layer is formed on the opposite side of the support substrate, as well.

摘要翻译： 用于3D和PoP应用的eWLB封装包括支撑晶片上的再分配层。 半导体管芯耦合到再分配层，并且焊球也位于再分配层上。 模具和焊球被封装在模制化合物层中，其被平坦化以暴露焊球的顶部部分。 在模塑料层的平坦化表面上形成第二重分布层。 球栅阵列可以位于第二再分配层上以将半导体封装耦合到电路板，或者可以在相应的模制化合物层中添加另外的半导体管芯。 支撑晶片可以用作插入件，在这种情况下，它被处理以形成与第一再分配层电接触的TSV，并且再分配层也形成在支撑衬底的相对侧上。

公开(公告)号：US20100167471A1

公开(公告)日：2010-07-01

申请号：US12495734

申请日：2009-06-30

申请人： Yonggang Jin ,  Xavier Baraton ,  Faxing Che

发明人： Yonggang Jin ,  Xavier Baraton ,  Faxing Che

IPC分类号： H01L21/56 ,  H01L21/60

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2224/82 ,  H01L2924/00

摘要： Fan-out wafer level packaging includes an integrated circuit having a top surface, a bottom surface, a plurality of side surfaces, and a bond pad defined on the top surface. A layer of encapsulant substantially surrounds the side surfaces of the integrated circuit, the layer of encapsulant having a height substantially equal to a height of the integrated circuit. A bump is spaced apart from the integrated circuit, and a redistribution layer electrically couples the bond pad of the integrated circuit to the bump.

摘要翻译： 扇出晶片级封装包括具有顶表面，底表面，多个侧表面以及限定在顶表面上的接合焊盘的集成电路。 密封剂层基本上围绕集成电路的侧表面，密封剂层的高度基本上等于集成电路的高度。 凸块与集成电路间隔开，并且再分配层将集成电路的接合焊盘电耦合到凸块。

公开(公告)号：US07443039B2

公开(公告)日：2008-10-28

申请号：US11306352

申请日：2005-12-23

申请人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

发明人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

IPC分类号： H01L23/485

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： An integrated circuit package is provided with a substrate having first and second contact pads exposed through a passivation layer on the substrate. A first metallurgy layer is over the substrate. A second metallurgy layer is over the first metallurgy layer. A protective layer is over the first contact pad.

摘要翻译： 集成电路封装设置有具有通过衬底上的钝化层暴露的第一和第二接触焊盘的衬底。 第一个冶金层在衬底上。 第二冶金层在第一冶金层之上。 保护层在第一接触垫上。

公开(公告)号：US07005370B2

公开(公告)日：2006-02-28

申请号：US10846176

申请日：2004-05-13

申请人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

发明人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

IPC分类号： H01L21/441

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method for manufacturing an integrated circuit package is provided with a substrate having first and second contact pads exposed through a passivation layer on the substrate. A first metallurgy layer is formed over the substrate. A second metallurgy layer is formed over the first metallurgy layer. The first metallurgy layer is removed while leaving a portion thereof over the second contact pad. The second metallurgy layer is removed while leaving a portion thereof over the second contact pad. A protective layer is formed over the first contact pad while removing the first metallurgy layer.

摘要翻译： 一种用于制造集成电路封装的方法设置有具有通过衬底上的钝化层暴露的第一和第二接触焊盘的衬底。 在衬底上形成第一冶金层。 在第一冶金层上形成第二冶金层。 第一冶金层被去除，同时将其一部分留在第二接触垫上。 除去第二冶金层，同时将其第一部分留在第二接触垫上。 在移除第一冶金层的同时在第一接触垫上方形成保护层。

公开(公告)号：US09013037B2

公开(公告)日：2015-04-21

申请号：US13232780

申请日：2011-09-14

申请人： Yonggang Jin

发明人： Yonggang Jin

IPC分类号： H01L23/34 ,  H01L23/00 ,  H01L23/31

CPC分类号： H01L24/11 ,  H01L23/3114 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/0384 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/11334 ,  H01L2224/11462 ,  H01L2224/11622 ,  H01L2224/1184 ,  H01L2224/11849 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/2784 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2224/05552 ,  H01L2924/014 ,  H01L2924/01047 ,  H01L2924/00

摘要： A flip chip structure formed on a semiconductor substrate includes a first plurality of copper pillars positioned directly over, and in electrical contact with respective ones of a plurality of contact pads on the front face of the semiconductor substrate. A layer of molding compound is positioned on the front face of the substrate, surrounding and enclosing each of the first plurality of pillars and having a front face that is coplanar with front faces of each of the copper pillars. Each of a second plurality of copper pillars is positioned on the front face of one of the first plurality of copper pillars, and a solder bump is positioned on a front face of each of the second plurality of pillars.

摘要翻译： 形成在半导体衬底上的倒装芯片结构包括位于半导体衬底的前表面上的多个接触焊盘的直接与电接触的第一多个铜柱。 一层模塑料定位在基材的正面上，围绕并包围第一多个柱中的每一个并且具有与每个铜柱的前表面共面的前表面。 第二多个铜柱中的每一个位于第一多个铜柱之一的前表面上，并且焊料凸块位于每个第二多个柱的正面上。

公开(公告)号：US08617987B2

公开(公告)日：2013-12-31

申请号：US12982697

申请日：2010-12-30

申请人： Kah Wee Gan ,  Yonggang Jin ,  Yun Liu ,  Yaohuang Huang

发明人： Kah Wee Gan ,  Yonggang Jin ,  Yun Liu ,  Yaohuang Huang

IPC分类号： H01L21/44 ,  H01L21/48

CPC分类号： H01L25/105 ,  H01L21/486 ,  H01L21/568 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/181 ,  Y10T29/413 ,  Y10T29/49144 ,  Y10T29/49165 ,  H01L2924/00

摘要： An embedded wafer level ball grid array (eWLB) is formed by embedding a semiconductor die in a molding compound. A trench is formed in the molding compound with a laser drill. A first layer of copper is deposited on the sidewall of the trench by physical vapor deposition. A second layer of copper is then formed on the first layer of copper by an electroless process. A third layer of copper is then formed on the second layer by electroplating.

摘要翻译： 嵌入式晶片级球栅阵列（eWLB）通过将半导体管芯嵌入到模塑料中而形成。 在激光钻头的模塑料中形成沟槽。 第一层铜通过物理气相沉积沉积在沟槽的侧壁上。 然后通过无电解方法在第一层铜上形成第二层铜层。 然后通过电镀在第二层上形成第三层铜层。