公开(公告)号：WO2011107484A1

公开(公告)日：2011-09-09

申请号：PCT/EP2011/053047

申请日：2011-03-01

Applicant: SENSONOR TECHNOLOGIES AS ,  HOIVIK, Nils ,  STARK, Birger ,  ELFING, Anders ,  WANG, Kaiying

Inventor： HOIVIK, Nils ,  STARK, Birger ,  ELFING, Anders ,  WANG, Kaiying

IPC: B81C1/00

CPC classification number: B81C1/00269 ,  B81C2203/0118 ,  B81C2203/035 ,  H01L21/50 ,  H01L23/10 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/27462 ,  H01L2224/27464 ,  H01L2224/276 ,  H01L2224/29011 ,  H01L2224/29082 ,  H01L2224/29111 ,  H01L2224/29139 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/32145 ,  H01L2224/83007 ,  H01L2224/83193 ,  H01L2224/83204 ,  H01L2224/83207 ,  H01L2224/8381 ,  H01L2224/83825 ,  H01L2224/8383 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2924/16235 ,  H01L2924/164 ,  Y10T428/12493 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: A metal inter-diffusion bonding method for forming hermetically sealed wafer-level packaging for MEMS devices, comprising the steps of: providing a stack of a first metal on a surface of both a first wafer and a second wafer, said first metal being susceptible to oxidation in air; providing a layer of a second metal, having a melting point lower than that of the first metal, on an upper surface of each stack of first metal, the layer of second metal being sufficiently thick to inhibit oxidation of the upper surface of the first metal; bringing the layer of second metal on the first wafer into contact with the layer of second metal on the second wafer to form a bond interface; and applying a bonding pressure to the first and second wafers at a bonding temperature lower than the melting point of the second metal to initiate a bond, the bonding pressure being sufficient to deform the layers of second metal at the bond interface.

Abstract translation: 一种用于形成用于MEMS器件的密封晶片级封装的金属互扩散接合方法，包括以下步骤：在第一晶片和第二晶片的表面上提供第一金属的堆叠，所述第一金属易于 在空气中氧化; 在第一金属叠层的上表面上提供熔点低于第一金属的第二金属层，第二金属层足够厚以抑制第一金属的上表面的氧化 ; 使第一晶片上的第二金属层与第二晶片上的第二金属层接触以形成接合界面; 以及在低于所述第二金属的熔点的接合温度下对所述第一和第二晶片施加接合压力以引发接合，所述接合压力足以使所述接合界面处的所述第二金属层变形。

公开(公告)号：WO2011093207A1

公开(公告)日：2011-08-04

申请号：PCT/JP2011/051008

申请日：2011-01-20

Applicant: ソニーケミカル&インフォメーションデバイス株式会社 ,  山田 泰伸 ,  宮内 幸一

Inventor： 山田　泰伸 ,  宮内　幸一

IPC: H01B5/16 ,  C09J4/00 ,  C09J5/06 ,  C09J7/02 ,  C09J9/02 ,  C09J11/06 ,  C09J171/12 ,  C23C18/16 ,  H01R11/01

CPC classification number: C08L71/00 ,  C08G2650/56 ,  C08K3/08 ,  C08K9/02 ,  C08K2003/0862 ,  C08L33/06 ,  C09J5/06 ,  C09J7/10 ,  C09J9/02 ,  C09J11/02 ,  C09J2201/36 ,  C09J2203/326 ,  C09J2205/102 ,  C09J2433/00 ,  C09J2461/00 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/29082 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29355 ,  H01L2224/2939 ,  H01L2224/29444 ,  H01L2224/29455 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/81191 ,  H01L2224/83201 ,  H01L2224/83851 ,  H01L2224/83862 ,  H01L2924/00013 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/0665 ,  H01L2924/00

Abstract: 　少なくとも導電層と、絶縁層とを有してなり、前記絶縁層が、バインダー、単官能の重合性モノマー、及び硬化剤を含有し、前記導電層が、Ｎｉ粒子、金属被覆樹脂粒子、バインダー、重合性モノマー、及び硬化剤を含有し、前記金属被覆樹脂粒子が、樹脂コアを少なくともＮｉで被覆した樹脂粒子である異方性導電フィルムを提供する。

Abstract translation: 提供了至少包括导电层和绝缘层的各向异性导电膜，其中所述绝缘层包含粘合剂，单官能可聚合单体和固化剂，所述导电层包含Ni颗粒，金属涂覆的树脂颗粒，粘合剂， 可聚合单体和固化剂，并且所述金属涂覆的树脂颗粒是通过至少涂覆树脂芯而形成的树脂颗粒。

公开(公告)号：WO2011083524A1

公开(公告)日：2011-07-14

申请号：PCT/JP2010/005381

申请日：2010-09-01

Applicant: パナソニック株式会社 ,  辻本晋也

Inventor： 辻本晋也

IPC: H01L21/60

CPC classification number: H01L24/11 ,  H01L21/563 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/03474 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/0508 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05557 ,  H01L2224/05559 ,  H01L2224/05572 ,  H01L2224/11009 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/13006 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81002 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2224/05155 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 　半導体装置は、半導体チップ（１）と、半導体チップ（１）の上に形成された電極パッド（２）と、電極パッド（２）の上に形成されたアンダーバリアメタル（１０）と、アンダーバリアメタル（１０）の上に形成されたはんだバンプ（６）と、アンダーバリアメタル（１０）及びはんだバンプ（６）の周囲を覆うように形成されたアンダーフィル材（１８）とを有している。はんだバンプ（６）は、アンダーバリアメタル（１０）との接合界面が該アンダーバリアメタル（１０）の上面であり、アンダーフィル材（１８）は、バンプ（６）の側面とアンダーバリアメタル（１０）の端面との接合部分における角度が直角又は鈍角である。

Abstract translation: 半导体器件设置有半导体芯片（1），形成在半导体芯片（1）上的电极焊盘（2），形成在电极焊盘（2）上的下阻挡金属（10），焊料凸块（6） 形成在下阻挡金属（10）上，以及底部填充材料（18），其形成为覆盖下阻挡金属（10）的周边和焊料凸块（6）。 下阻挡金属的顶表面由焊料凸块（6）和下阻挡金属（10）接合的界面以及凸块（6）的侧表面和 下阻挡金属（10）的边缘表面被接合，是直角或钝角。

公开(公告)号：WO2011074158A1

公开(公告)日：2011-06-23

申请号：PCT/JP2010/005392

申请日：2010-09-01

Applicant: パナソニック株式会社 ,  仲野純章

Inventor： 仲野純章

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L23/3157 ,  H01L23/3192 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05541 ,  H01L2224/05557 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05655 ,  H01L2224/13005 ,  H01L2224/13006 ,  H01L2224/13014 ,  H01L2224/13021 ,  H01L2224/13023 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/207 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552

Abstract: 　半導体装置は、半導体チップと、実装基板８とを備えている。実装基板と半導体チップとの間には、封止樹脂７が充填されている。半導体チップは、基板１と、基板の上に形成された電極パッド２と、基板及び電極パッドの周縁部の上に形成され、電極パッドの中央部を露出する第１の開口部３ｏを有する第１の保護膜３と、電極パッドの中央部、及び第１の保護膜における第１の開口部の周縁に位置する部分の上に形成されたアンダーバリアメタル膜５と、アンダーバリアメタル膜の上に形成されたバンプ６とを備えている。第１の保護膜は、基板の上面に形成された基板部３Ａと、電極パッドの側面及び電極パッドの上面における周縁部に形成されたパッド部３Ｂとを有している。アンダーバリアメタル膜における第１の保護膜と接触する側部５ｐ、及びバンプにおけるアンダーバリアメタル膜と接触する側部６ｐが、第１の保護膜におけるパッド部の外側面Ｓ3B上に位置している。

Abstract translation: 公开了一种设置有半导体芯片和安装基板（8）的半导体器件。 密封树脂（7）填充在安装基板和半导体芯片之间。 半导体芯片设置有：基板（1）; 形成在所述基板上的电极焊盘（2） 第一保护膜（3），其形成在所述基板的周边部分和所述电极焊盘上，并且具有用于暴露所述电极焊盘的中心部分的第一开口（3o） 在所述电极焊盘的中心部分和位于所述第一保护膜中的所述第一开口周边的部分上形成的阻挡下金属膜（5） 和形成在下阻挡金属膜上的凸块（6）。 第一保护膜具有形成在基板的顶面的基板部（3A）和形成在电极焊盘的侧面的周边部和电极焊盘的顶面的焊盘部（3B）。 位于阻挡下金属膜中并与第一保护膜接触的侧部（5p）和位于凸块中并且与阻挡下金属膜接触的侧部（6p） 位于第一保护膜中的垫部的外表面（S3B）上。

公开(公告)号：WO2011058680A1

公开(公告)日：2011-05-19

申请号：PCT/JP2010/004262

申请日：2010-06-28

Applicant: パナソニック株式会社 ,  平野博茂 ,  伊藤史人 ,  萩原清己 ,  岩瀬鉄平 ,  太田行俊

Inventor： 平野博茂 ,  伊藤史人 ,  萩原清己 ,  岩瀬鉄平 ,  太田行俊

IPC: H01L21/60 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/02166 ,  H01L2224/03462 ,  H01L2224/03472 ,  H01L2224/0401 ,  H01L2224/05027 ,  H01L2224/05551 ,  H01L2224/05555 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05563 ,  H01L2224/05571 ,  H01L2224/05576 ,  H01L2224/05578 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05687 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/11472 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13007 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/05442 ,  H01L2924/05042 ,  H01L2924/04642 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: 　半導体装置は、半導体基板（１）の上に形成された電極パッド（６）と、電極パッド（６）の上に形成され、且つ、電極パッド（６）の一部が露出する第１開口部を有する第１絶縁膜（７）と、第１絶縁膜（７）の上に形成され、且つ、第１開口部における少なくとも一部が露出する第２開口部を有する第２絶縁膜（８）と、第２絶縁膜（８）及び電極パッド（６）の上に形成された第１の金属層（１０）とを備えている。第１の金属層（１０）は、第２絶縁膜（８）の表面における第２開口部の外側である第１領域と電極パッド（６）の表面における第２開口部の内側である第２領域とにより挟まれる第３領域により分離されている。

Abstract translation: 公开了一种半导体器件，其设置有形成在半导体衬底（1）上的电极焊盘（6）; 形成在所述电极焊盘（6）上的第一绝缘膜（7），具有从所述电极焊盘（6）的一部分露出的第一开口; 形成在第一绝缘膜（7）上的第二绝缘膜（8），具有第一开口的至少一部分露出的第二开口; 以及形成在所述第二绝缘膜（8）和所述电极焊盘（6）上的第一金属层（10）。 第一金属层（10）通过夹在第二绝缘膜（8）的表面上的第一区域之间的第三区域分开，所述第一区域在第二开口的外侧，第二区域 电极焊盘（6）的表面，所述第二区域位于第二开口内。

公开(公告)号：WO2011048774A1

公开(公告)日：2011-04-28

申请号：PCT/JP2010/006071

申请日：2010-10-13

Applicant: 住友ベークライト株式会社 ,  和布浦 徹 ,  二階堂 広基 ,  前島 研三 ,  石村 陽二 ,  吉田 顕二

Inventor： 和布浦　徹 ,  二階堂　広基 ,  前島　研三 ,  石村　陽二 ,  吉田　顕二

IPC: H01L21/60 ,  H01L21/02 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/81 ,  C08L63/00 ,  C09D163/00 ,  H01L24/75 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/13023 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13118 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/29191 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/7511 ,  H01L2224/75283 ,  H01L2224/7531 ,  H01L2224/7598 ,  H01L2224/81193 ,  H01L2224/81209 ,  H01L2224/8121 ,  H01L2224/81801 ,  H01L2224/83192 ,  H01L2224/83209 ,  H01L2224/83801 ,  H01L2224/83855 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06565 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01055 ,  H01L2924/01059 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/15787 ,  H01L2924/181 ,  Y10T29/41 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/0665 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 　電子装置の製造方法は第一電子部品（１）の第一端子（１１）と、第二電子部品（２）の第二端子（２１）との間にフラックス活性化合物と、熱硬化性樹脂とを含む樹脂層（３）を配置して積層体（４）を得る工程と、流体により積層体（４）を加圧しながら、積層体（４）を第一端子（１１）の半田層（１１２）の融点以上に加熱して、第一端子（１１）と、第二端子（２１）とを半田接合させる工程と、樹脂層（３）を硬化させる工程とを含む。第一端子（１１）と、第二端子（２１）とを半田接合させる前記工程では、積層体（４）の加熱開始直後から、積層体（４）の温度が半田層（１１２）の融点に達するまでの時間を５秒以上、１５分以下とする。

Abstract translation: 公开了一种电子器件的制造方法，包括以下步骤：在第一电子部件（1）的第一端子（11）之间布置包含助焊剂活化化合物和热固性树脂的树脂层（3） 和第二电子部件（2）的第二端子（21），以制造层压体（4）; 将层压体（4）加热至等于或高于第一端子（11）的焊料层（112）的熔点的温度，同时通过使用流体来焊接第一端子 （11）和第二端子（21）彼此连接; 并固化树脂层（3）。 在将第一端子（11）和第二端子（21）彼此焊接的步骤中，层压体（4）开始加热之后的时间点与温度 层压体（4）达到焊料层（112）的熔点为5秒至15分钟（含）。

公开(公告)号：WO2010127764A3

公开(公告)日：2011-04-21

申请号：PCT/EP2010002364

申请日：2010-04-17

Applicant: UNIV STUTTGART ,  KOEHLER JUERGEN ,  ROEDER TOBIAS ,  GRABITZ PETER ,  WERNER JUERGEN

Inventor： KOEHLER JUERGEN ,  ROEDER TOBIAS ,  GRABITZ PETER ,  WERNER JUERGEN

IPC: H01L31/0224

CPC classification number: H01L31/022425 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/03003 ,  H01L2224/031 ,  H01L2224/03334 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/05655 ,  H01L2224/13006 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2924/0001 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0106 ,  H01L2924/01082 ,  Y02E10/50 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552

Abstract: The invention relates to a method for contacting a semiconductor substrate (10), especially for contacting solar cells, a metal seed structure (26) being produced by a LIFT process on the surface to be contacted and the seed structure (26) being then reinforced. The seed structure is produced on the substrate surface through a cover layer (12) present on the surface to be contacted.

Abstract translation: 提供了一种用于半导体衬底接触的方法（10）中公开了，特别是用于太阳能电池，其中，（26）的表面上形成金属籽晶结构，以通过提升工艺的装置和种子结构（26）然后被放大接触的接触。 种子结构然后被传递通过所产生的表面上，以接触在基板表面上位于层（12）。

公开(公告)号：WO2010122695A1

公开(公告)日：2010-10-28

申请号：PCT/JP2010/000432

申请日：2010-01-26

Applicant: パナソニック株式会社 ,  仲野純章

Inventor： 仲野純章

IPC: H01L21/60

CPC classification number: H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03828 ,  H01L2224/03831 ,  H01L2224/0401 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05655 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13018 ,  H01L2224/13111 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: 　基板構造は、半導体基板１５と、半導体基板１５の上に形成された電極１４と、電極１４の上に形成されたアンダーバリアメタル層１２とを備えている。アンダーバリアメタル層１２は、複数の微小凹部１２ａを有している。

Abstract translation: 衬底结构设置有半导体衬底（15），形成在半导体衬底（15）的顶部上的电极（14）和形成在电极（14）的顶部上的阻挡下金属层（12）。 下阻挡金属层（12）具有多个微小凹部（12a）。

公开(公告)号：WO2010106601A1

公开(公告)日：2010-09-23

申请号：PCT/JP2009/006697

申请日：2009-12-08

Applicant: パナソニック株式会社 ,  川端理仁

Inventor： 川端理仁

IPC: H05K1/14 ,  H01L21/60 ,  H05K3/36

CPC classification number: H05K3/368 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00013 ,  H01L2924/0102 ,  H01L2924/01078 ,  H01L2924/16315 ,  H01L2924/19105 ,  H01L2924/3025 ,  H05K1/141 ,  H05K3/3442 ,  H05K2201/09036 ,  H05K2201/09709 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/2018 ,  Y02P70/613 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014

Abstract: 　クラック、端子の剥離の発生を効果的に抑制することができる接続構造体を提供する。　コネクタ基板２０に接続される第１接続面３１Ａと、回路基板１０に接続される第２接続面３１Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃ及び第２の側面３１Ｄとを有する枠体３１と、第１接続面３１Ａに形成された導電性の第１端子部３３Ａと第２接続面３１Ｂに形成された導電性の第２端子部３３Ｂとを含む信号端子３３と、露出した絶縁性の枠体３１を介して信号端子３３と離間した状態で第２の側面３１Ｄに形成された導通体３２Ｄを有するグランド端子３２と、を備え、第１接続面３１Ａおよび第２接続面３１Ｂに凹部Ｇが形成され、第１端子部３２Ａまたは第２端子部３２Ｂが凹部Ｇに沿って形成されている。

Abstract translation: 提供能够有效地抑制裂纹的产生和端子剥离的连接结构。 连接结构设置有：连接到连接器基板（20）的第一连接表面（31A）。 连接到电路板（10）的第二连接表面（31B）; 具有与第一连接面（31A）和第二连接面（31B）相交的第一侧面（31C）和第二侧面（31D）的框体（31）; 信号端子（33），其包括形成在所述第一连接面（31A）上的导电性第一端子部（33A）和形成在所述第二连接面（31B）上的导电性第二端子部（33B）。 以及接地端子（32），其具有导体（32D），并且形成在与信号端子（33）分离的第二侧表面（31D）上，其间具有暴露的绝缘框架体（31）。 在第一连接面（31A）和第二连接面（31B）上形成凹部（G），沿着凹部（G）形成有第一端子部（32A）或第二端子部（32B） 。

公开(公告)号：WO2010106600A1

公开(公告)日：2010-09-23

申请号：PCT/JP2009/006547

申请日：2009-12-02

Applicant: パナソニック株式会社 ,  竹村康司

Inventor： 竹村康司

IPC: H01L21/60 ,  H01L21/3205 ,  H01L21/66 ,  H01L23/52

CPC classification number: H01L23/3171 ,  H01L22/32 ,  H01L23/3114 ,  H01L24/05 ,  H01L24/13 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/02233 ,  H01L2224/02377 ,  H01L2224/02381 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/05024 ,  H01L2224/05554 ,  H01L2224/05568 ,  H01L2224/0603 ,  H01L2224/131 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　半導体装置は、半導体集積回路素子(1)を備えている。半導体集積回路素子(1)では、半導体基板(3)の上面の中央に半導体集積回路(5)が形成されており、半導体基板(3)の上面に複数の電極端子(7,7,…)が設けられている。半導体基板(3)の上面上には各電極端子(7)の上面を露出する保護膜(9)を備えている。そして、複数の電極端子(7,7,…)には、肉薄部(74)を有する電極端子(73)が存在している。肉薄部(74)の上面は、複数の電極端子(7,7,…)のうち肉薄部(74)を有する電極端子(73)以外の電極端子の上面よりも下に位置している。

Abstract translation: 公开了一种具有半导体集成电路元件（1）的半导体器件。 在半导体集成电路元件（1）中，半导体集成电路（5）形成在半导体衬底（3）的上表面的中心，并且半导体衬底（3）的上表面设置有多个 的电极端子（7）。 半导体衬底（3）的上表面还设置有保护膜（9），使得每个电极端子（7）的上表面从保护膜露出。 一些电极端子（7）是电极端子（73），每个电极端子具有薄的部分（74）。 每个薄部分（74）的上表面位于比具有薄部分（74）的电极端子（73）之外的电极端子的上表面的下表面。