公开(公告)号：WO2016146323A2

公开(公告)日：2016-09-22

申请号：PCT/EP2016/053169

申请日：2016-02-15

申请人： PAC TECH - PACKAGING TECHNOLOGIES GMBH

发明人： LÜDEKE, Heinrich ,  GEELHAAR, Ricardo

IPC分类号： H01L21/60 ,  H01L23/488 ,  B23K26/20

CPC分类号： H01L24/48 ,  B23K26/20 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/73 ,  H01L24/77 ,  H01L24/81 ,  H01L24/84 ,  H01L24/85 ,  H01L2224/04034 ,  H01L2224/04042 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/16225 ,  H01L2224/37026 ,  H01L2224/37147 ,  H01L2224/40091 ,  H01L2224/40225 ,  H01L2224/40491 ,  H01L2224/40992 ,  H01L2224/40997 ,  H01L2224/4112 ,  H01L2224/45005 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48839 ,  H01L2224/48847 ,  H01L2224/73255 ,  H01L2224/77263 ,  H01L2224/77281 ,  H01L2224/77601 ,  H01L2224/77611 ,  H01L2224/77704 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81464 ,  H01L2224/84214 ,  H01L2224/84424 ,  H01L2224/84439 ,  H01L2224/84444 ,  H01L2224/84447 ,  H01L2224/84455 ,  H01L2224/84464 ,  H01L2224/8484 ,  H01L2224/8485 ,  H01L2224/84986 ,  H01L2224/85051 ,  H01L2224/85203 ,  H01L2224/85214 ,  H01L2224/85379 ,  H01L2224/8584 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/1579 ,  H01L2224/13099

摘要： Die Erfindung betrifft eine Chipanordnung (10) sowie ein Verfahren zur Ausbildung einer Kontaktverbindung (11) zwischen einem Chip (18), insbesondere Leistungstransistor oder dergleichen, und einer Leitermaterialbahn (14), wobei die Leitermaterialbahn auf einem nichtleitenden Substrat (12) ausgebildet wird, wobei der Chip auf dem Substrat oder einer Leitermaterialbahn (15) angeordnet wird, wobei jeweils auf einer Chipkontaktfläche (25) des Chips und der Leitermaterialbahn (28) eine Silberpaste (29) oder eine Kupferpaste aufgebracht wird, wobei ein Kontaktleiter (30) in die Silberpaste oder die Kupferpaste auf der Chipkontaktfläche und in die Silberpaste oder die Kupferpaste auf der Leitermaterialbahn eingetaucht wird, wobei ein in der Silberpaste oder der Kupferpaste enthaltenes Lösungsmittel durch Erwärmen zumindest teilweise verdampft wird, wobei die Kontaktverbindung dadurch ausgebildet wird, dass die Silberpaste oder die Kupferpaste mittels Laserenergie gesintert wird.

摘要翻译： 本发明涉及的模具组件（10）以及用于形成管芯之间的接触连接（11）（18），特别是功率晶体管等的方法，和印刷材料幅材（14），其中形成有非导电性基板上的导体材料带（12）， 其中在基板上的芯片或在芯片和导体材料幅（28），将银膏（29）或铜膏施加的芯片接触面（25），每个外壳的印刷材料带（15）布置，其中，在所述接触导体（30） 银膏或铜膏浸渍于芯片接触表面和在银膏或铜膏印刷材料幅，其特征在于，包含在银膏或铜膏的溶剂中，通过加热蒸发，至少部分地，其中，所述接触连接是由银膏或铜膏形成在 由激光能量的装置烧结。

公开(公告)号：WO2015162872A1

公开(公告)日：2015-10-29

申请号：PCT/JP2015/002071

申请日：2015-04-15

申请人： SONY CORPORATION

发明人： WAKIYAMA, Satoru ,  JYO, Naoki ,  SHIMIZU, Kan ,  HAYASHI, Toshihiko ,  NAKAMURA, Takuya

IPC分类号： H01L21/60 ,  H01L23/485

CPC分类号： H01L27/14634 ,  H01L23/3192 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/1469 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03616 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05017 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/0508 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05172 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05541 ,  H01L2224/05547 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/0603 ,  H01L2224/13006 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/1403 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/16501 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/81065 ,  H01L2224/81097 ,  H01L2224/81191 ,  H01L2224/81948 ,  H01L2924/04953 ,  H01L2924/12043 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20642 ,  H01L2924/20643

摘要： There is provided semiconductor devices and methods of forming the same, the semiconductor devices including: a first semiconductor element having a first electrode; a second semiconductor element having a second electrode; a Sn-based micro-solder bump formed on the second electrode; and a concave bump pad including the first electrode opposite to the micro-solder bump, where the first electrode is connected to the second electrode via the micro-solder bump and the concave bump pad.

摘要翻译： 提供了半导体器件及其形成方法，所述半导体器件包括：具有第一电极的第一半导体元件; 具有第二电极的第二半导体元件; 形成在所述第二电极上的基于Sn的微焊料凸块; 以及包括与微焊料凸块相对的第一电极的凹凸块，其中第一电极经由微焊料凸块和凹凸块焊接到第二电极。

公开(公告)号：WO2015084660A1

公开(公告)日：2015-06-11

申请号：PCT/US2014/067496

申请日：2014-11-25

申请人： INVENSAS CORPORATION

发明人： CAO, Andrew ,  NEWMAN, Michael

IPC分类号： H01L25/065 ,  H01L23/00 ,  H01L25/16 ,  H01L23/522

CPC分类号： H01L21/4853 ,  H01L21/486 ,  H01L23/13 ,  H01L23/147 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/562 ,  H01L24/02 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/16 ,  H01L2224/0231 ,  H01L2224/0237 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05569 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73257 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81464 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2224/45099 ,  H01L2924/00012

摘要： A component, e.g., interposer has first and second opposite sides, conductive elements at the first side and terminals at the second side. The terminals can connect with another component, for example. A first element at the first side can comprise a first material having a thermal expansion coefficient less than 10 ppm/°C, and a second element at the second side can comprise a plurality of insulated structures separated from one another by at least one gap. Conductive structure extends through at least one insulated structure and is electrically coupled with the terminals and the conductive elements. The at least one gap can reduce mechanical stress in connections between the terminals and another component.

摘要翻译： 诸如插入件的部件具有第一和第二相对侧，第一侧的导电元件和第二侧的端子。 终端可以连接另一个组件，例如。 第一侧的第一元件可以包括具有小于10ppm /℃的热膨胀系数的第一材料，第二侧的第二元件可以包括通过至少一个间隙彼此分开的多个绝缘结构。 导电结构延伸穿过至少一个绝缘结构，并与端子和导电元件电耦合。 所述至少一个间隙可以减小端子与另一部件之间的连接中的机械应力。

公开(公告)号：WO2014038128A1

公开(公告)日：2014-03-13

申请号：PCT/JP2013/004704

申请日：2013-08-02

申请人： パナソニック株式会社

发明人： 川北　晃司 ,  澤田　享 ,  中谷　誠一 ,  山下　嘉久

IPC分类号： H01L23/12 ,  H01L23/28 ,  H01L23/36 ,  H01L33/62 ,  H01L33/64

CPC分类号： H01L24/32 ,  H01L23/3677 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/27 ,  H01L24/83 ,  H01L24/94 ,  H01L24/96 ,  H01L33/60 ,  H01L33/647 ,  H01L2224/0346 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05567 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/14 ,  H01L2224/2746 ,  H01L2224/2784 ,  H01L2224/32113 ,  H01L2224/3224 ,  H01L2224/3226 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48639 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48664 ,  H01L2224/48669 ,  H01L2224/49107 ,  H01L2224/73267 ,  H01L2224/94 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/13055 ,  H01L2924/15747 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/2064 ,  H01L2924/2075 ,  H01L2924/351 ,  H01L2933/0058 ,  H01L2933/0066 ,  H01L2933/0075 ,  H01L2924/00 ,  H01L2224/82 ,  H01L2224/03 ,  H01L2924/00015 ,  H01L2224/05552 ,  H01L2924/00012

摘要： 　本発明の半導体装置は、半導体素子、および、半導体素子に電気的に接続された金属緩衝層を有して成る。本発明の半導体装置では、金属緩衝層と半導体素子とが相互に面接触するような形態で金属緩衝層と半導体素子とが接続されている。また、金属緩衝層が、二次実装基板への実装に用いられる外部接続端子になっていると共に、二次実装基板と半導体素子との間にて応力緩和作用を有する緩衝部材ともなっている。

摘要翻译： 该半导体器件包括与半导体元件电连接的半导体元件和金属缓冲层。 在该半导体器件中，金属缓冲层和半导体元件以金属缓冲层和半导体元件彼此表面接触的形式彼此连接。 此外，金属缓冲层用作用于安装到辅助安装基板上的外部连接端子，并且同时还用作缓冲构件，其提供减小二次安装基板和半导体之间的应力的效果 元件。

公开(公告)号：WO2014024343A1

公开(公告)日：2014-02-13

申请号：PCT/JP2013/001558

申请日：2013-03-11

申请人： パナソニック株式会社

发明人： 植田　充彦 ,  佐名川　佳治 ,  明田　孝典 ,  林　真太郎

IPC分类号： H01L21/52 ,  B23K20/00 ,  H01L21/60

CPC分类号： H01L24/97 ,  B23K20/00 ,  H01L21/52 ,  H01L21/6836 ,  H01L24/05 ,  H01L24/27 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/75 ,  H01L24/83 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2224/04026 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/2745 ,  H01L2224/2746 ,  H01L2224/29011 ,  H01L2224/29012 ,  H01L2224/29013 ,  H01L2224/2908 ,  H01L2224/29082 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/3003 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/32501 ,  H01L2224/32505 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/75252 ,  H01L2224/75301 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/75753 ,  H01L2224/75901 ,  H01L2224/7598 ,  H01L2224/8301 ,  H01L2224/83013 ,  H01L2224/83065 ,  H01L2224/83075 ,  H01L2224/8309 ,  H01L2224/83123 ,  H01L2224/83127 ,  H01L2224/83193 ,  H01L2224/83203 ,  H01L2224/83207 ,  H01L2224/83805 ,  H01L2224/83825 ,  H01L2224/8383 ,  H01L2224/83906 ,  H01L2224/83907 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/01322 ,  H01L2924/10161 ,  H01L2924/10162 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/1461 ,  H01L2224/83 ,  H01L2924/0105 ,  H01L2924/00014 ,  H01L2924/01032 ,  H01L2924/01083 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2924/00

摘要： 　基板上に複数個のチップを実装する実装方法は、基板に複数個のチップの各々を仮接合する仮接合工程と、基板に仮接合された複数個のチップの各々を基板に本接合する本接合工程とを備える。仮接合工程は、第１ステップと第２ステップとからなる第１基本工程を、基板に実装する複数個のチップの数だけ繰り返す。第１ステップは、基板１の第１金属層とチップの第２金属層とを位置合わせする。第２ステップは、第２金属層と第１金属層とを固相拡散接合することで仮接合する。本接合工程は、第３ステップと第４ステップとからなる第２基本工程を、基板上の複数個のチップの数だけ繰り返す。第３ステップは、基板に仮接合されているチップの位置を認識する。第４ステップは、第２金属層と第１金属層とを液相拡散接合することで本接合する。

摘要翻译： 一种用于将多个芯片安装在基板上的安装方法，包括：暂时结合步骤，其中所述多个芯片中的每一个临时结合到所述基板; 以及主接合步骤，其中临时结合到基板的多个芯片中的每一个经历与基板的主要结合。 在临时接合步骤中，包括第一步骤和第二步骤的第一基本粘合步骤重复与要安装到衬底的芯片一样多的次数。 在第一步骤中，将基板（1）中的第一金属层和芯片中的第二金属层定位。 在第二步骤中，使用固相扩散接合将第二金属层和第一金属层临时结合。 在主接合步骤中，包括第三步骤和第四步骤的第二基本键合步骤重复与将要安装到衬底的芯片一样多的次数。 在第三步骤中，识别临时结合到基板的芯片的位置。 在第四步骤中，第二金属层和第一金属层使用液相扩散接合进行主接合。

公开(公告)号：WO2013036395A1

公开(公告)日：2013-03-14

申请号：PCT/US2012/052525

申请日：2012-08-27

申请人： ATI TECHNOLOGIES ULC ,  ADVANCED MICRO DEVICES, INC. ,  KW LEUNG, Andrew ,  TOPACIO, Roden, R. ,  HSIEH, Yu-Ling ,  LOW, Yip, Seng

发明人： KW LEUNG, Andrew ,  TOPACIO, Roden, R. ,  HSIEH, Yu-Ling ,  LOW, Yip, Seng

IPC分类号： H01L23/498 ,  H01L21/56

CPC分类号： H01L23/49811 ,  H01L21/563 ,  H01L23/3142 ,  H01L23/49894 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16237 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81401 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/83385 ,  H01L2224/83862 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/0665 ,  H01L2224/05552

摘要： Various substrates or circuit boards for receiving a semiconductor chip and methods of processing the same are disclosed. In one aspect, a method of manufacturing is provided that includes forming a first opening (125) in a solder mask (115) positioned on a side (117) of a substrate (20). The first opening (125) does not extend to the side (117). A second opening (119) is formed in the solder mask that extends to the side. The first opening (125) may serve as an underfill anchor site.

摘要翻译： 公开了用于接收半导体芯片的各种基板或电路板及其处理方法。 一方面，提供了一种制造方法，其包括在位于基板（20）的侧面（117）上的焊料掩模（115）中形成第一开口（125）。 第一开口（125）不延伸到侧面（117）。 在向侧面延伸的焊料掩模中形成第二开口（119）。 第一开口（125）可以用作底部填充锚点。

公开(公告)号：WO2012037140A3

公开(公告)日：2012-05-31

申请号：PCT/US2011051419

申请日：2011-09-13

申请人： TEXAS INSTRUMENTS INC ,  TEXAS INSTRUMENTS JAPAN ,  WEST JEFFREY A ,  PARK YOUNG-JOON

发明人： WEST JEFFREY A ,  PARK YOUNG-JOON

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L23/481 ,  H01L24/05 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05073 ,  H01L2224/05082 ,  H01L2224/05562 ,  H01L2224/0557 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/06181 ,  H01L2224/08503 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16503 ,  H01L2224/81193 ,  H01L2224/81411 ,  H01L2224/81447 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01045 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00 ,  H01L2224/05552

摘要： A through-substrate via (TSV) die (200) includes a plurality of TSVs (216) including an outer dielectric sleeve (221) and an inner metal core (220) and protruding TSV tips (217) including sidewalls that emerge from the TSV die. A passivation layer (231) lateral to the protruding TSV tips is on a portion of the sidewalls of the protruding TSV tips. The passivation layers is absent from a distal portion of the protruding TSV tips to provide an exposed portion of the inner metal core. The TSV tips include bulbous distal tip ends (217(a) including a first metal layer (241) including a first metal other than solder and a second metal layer (242) including a second metal other than solder that covers the exposed tip portion. The bulbous distal tip ends cover a portion of the TSV sidewalls and are over a topmost surface of the outer dielectric sleeve, and have a maximum cross-sectional area that is > 25 % more as compared to a cross-sectional area of the protruding TSV tips below the bulbous distal tip ends.

摘要翻译： 穿透衬底通孔（TSV）管芯（200）包括多个TSV（216），所述多个TSV包括外部电介质套管（221）和内部金属芯（220），并且突出TSV尖端（217）包括从TSV 死。 突出TSV尖端侧向的钝化层（231）位于突出TSV尖端的侧壁的一部分上。 突出TSV尖端的远端部分不具有钝化层以提供内金属芯的暴露部分。 TSV尖端包括球形远端尖端（217（a）），其包括包含除焊料之外的第一金属的第一金属层（241）和包含除覆盖暴露尖端部分的焊料之外的第二金属的第二金属层（242）。 球状远侧末端端部覆盖TSV侧壁的一部分并位于外部电介质套管的最顶部表面上方，并且与突出TSV的横截面区域相比，最大横截面积大于> 25％ 在球状远端尖端下方的尖端。

公开(公告)号：WO2011108436A1

公开(公告)日：2011-09-09

申请号：PCT/JP2011/054133

申请日：2011-02-24

申请人： 国立大学法人大阪大学 ,  菅沼 克昭 ,  金 声俊

发明人： 菅沼　克昭 ,  金　声俊

IPC分类号： H01L21/52 ,  B23K35/28 ,  C22C18/00

CPC分类号： C22C18/00 ,  B23K35/282 ,  B23K2201/40 ,  H01L24/05 ,  H01L24/29 ,  H01L24/32 ,  H01L2224/04026 ,  H01L2224/05187 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/29 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/29118 ,  H01L2224/29294 ,  H01L2224/29298 ,  H01L2224/293 ,  H01L2224/32227 ,  H01L2224/325 ,  H01L2224/32507 ,  H01L2224/83101 ,  H01L2224/83439 ,  H01L2224/83444 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2224/83464 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01041 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01327 ,  H01L2924/04941 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/15787 ,  H01L2924/05432 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2924/00012 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/014

摘要： 　本発明による基板１１０に半導体部材１２０を積層した半導体装置１００は、半導体部材１２０と基板１１０とは亜鉛を主成分とする半導体装置用接合材１３０を介して接合されている。また、基板１１０の表面および半導体部材１２０の表面の少なくとも一方に半導体装置用接合材１３０の拡散を防ぐコート層が設けられている。また、コート層１４０は、窒化物、炭化物または炭窒化物からなるバリア層１４１と、貴金属からなる保護層１４２とを積層して構成される。更に、バリア層１４１を構成する窒化物、炭化物または炭窒化物は、基板１１０に設けられた絶縁層１１１を構成する物質が有する自由エネルギーよりも小さい自由エネルギーを有するように選択される。

摘要翻译： 公开了一种半导体器件（100），其包括层叠在基板（110）上的半导体部件（120），其中半导体部件（120）和基板（110）通过半导体器件接合材料（130）彼此接合， 含锌为主要成分。 用于防止半导体器件接合材料（130）的扩散的涂层设置在基板（110）的表面和半导体部件（120）的表面中的至少一个上。 涂层（140）由包含氮化物，碳化物或碳氮化物的阻挡层（141）和包含贵金属的保护层（142）构成，其中阻挡层（141）和保护层（142） 彼此层压。 构成阻挡层（141）的氮化物，碳化物或碳氮化物被选择为具有小于形成在基板（110）上的构成绝缘层（111）的物质的自由能的自由能。

公开(公告)号：WO2010123676A1

公开(公告)日：2010-10-28

申请号：PCT/US2010/030035

申请日：2010-04-06

申请人： ATI TECHNOLOGIES ULC ,  MARTINEZ, Liane ,  MCLELLAN, Neil ,  LEUNG, Silqun ,  WONG, Gabriel

发明人： MARTINEZ, Liane ,  MCLELLAN, Neil ,  LEUNG, Silqun ,  WONG, Gabriel

IPC分类号： H01L23/498 ,  H01L23/50

CPC分类号： H01L23/49816 ,  H01L23/50 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05164 ,  H01L2224/05169 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05611 ,  H01L2224/0562 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2924/01019 ,  H01L2924/01322 ,  H01L2924/09701 ,  H01L2924/15311 ,  H05K1/0231 ,  H05K1/145 ,  H05K3/3442 ,  H05K2201/1053 ,  H05K2201/10636 ,  H05K2201/10734 ,  Y02P70/611 ,  Y10T29/4913 ,  H01L2924/00 ,  H01L2924/013 ,  H01L2924/00014

摘要： Various semiconductor chip packages with undermounted passive devices and methods of making the same are disclosed. In one aspect, a method of manufacturing is provided that includes coupling a semiconductor chip (220) to a first side of a carrier substrate (225) where the carrier substrate (225) includes a second side (300) opposite the first side. At least one passive device (290) is coupled to the second side (300) of the carrier substrate (225). The at least one passive device (290) includes at least one first terminal (311) electrically coupled to the semiconductor chip (220) and at least one second terminal (309) adapted to couple to a printed circuit board (215).

摘要翻译： 公开了具有未被驱动的无源器件的各种半导体芯片封装及其制造方法。 一方面，提供一种制造方法，其包括将半导体芯片（220）耦合到载体基板（225）的第一侧，其中载体基板（225）包括与第一侧相对的第二侧（300）。 至少一个无源器件（290）耦合到载体衬底（225）的第二侧（300）。 至少一个无源器件（290）包括电耦合到半导体芯片（220）的至少一个第一端子（311）和适于耦合到印刷电路板（215）的至少一个第二端子（309）。

公开(公告)号：WO2010104637A1

公开(公告)日：2010-09-16

申请号：PCT/US2010/023760

申请日：2010-02-10

申请人： MICRON TECHNOLOGY, INC. ,  LI, Jin ,  JIANG, Tongbi

发明人： LI, Jin ,  JIANG, Tongbi

IPC分类号： H01L21/60 ,  H01L21/02 ,  H01L21/68 ,  H01L29/40

CPC分类号： H01L21/76898 ,  H01L21/6836 ,  H01L24/16 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68359 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05025 ,  H01L2224/05111 ,  H01L2224/05118 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05171 ,  H01L2224/05178 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/0557 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/27416 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/013

摘要： A method for fabricating semiconductor components (90) includes the steps of: providing a semiconductor substrate (52) having a circuit side (54), a back side (56) and conductive vias (58); removing portions of the substrate (52) from the back side (56) to expose terminal portions (76) of the conductive vias (58); depositing a polymer layer (78) on the back side (56) encapsulating the terminal portions (76); and then planarizing the polymer layer (78) and ends of the terminal portions (76) to form self aligned conductors embedded in the polymer layer (78). Additional back side elements, such as terminal contacts (86) and back side redistribution conductors (88), can also be formed in electrical contact with the conductive vias (58). A semiconductor component (90) includes the semiconductor substrate (52), the conductive vias (58), and the back side conductors embedded in the polymer layer (78). A stacked semiconductor component (96) includes a plurality of components (90-1, 90-2, 90-3) having aligned conductive vias (58) in electrical communication with one another.

摘要翻译： 一种制造半导体元件（90）的方法包括以下步骤：提供具有电路侧（54），背面（56）和导电通孔（58）的半导体衬底（52）。 从背面（56）去除衬底（52）的部分以暴露导电通孔（58）的端子部分（76）; 在封装所述端子部分（76）的背面（56）上沉积聚合物层（78）; 然后平面化聚合物层（78）和末端部分（76）的端部以形成嵌入聚合物层（78）中的自对准导体。 另外的背面元件，例如端子触点（86）和背面再分布导体（88）也可以形成为与导电通孔（58）电接触。 半导体部件（90）包括半导体衬底（52），导电通孔（58）和嵌入聚合物层（78）中的背面导体。 层叠的半导体部件（96）包括具有彼此电连通的对准的导电通路（58）的多个部件（90-1,90-2,90-3）。