公开(公告)号：WO2011148445A1

公开(公告)日：2011-12-01

申请号：PCT/JP2010/007014

申请日：2010-12-01

申请人： パナソニック株式会社 ,  青井信雄

发明人： 青井信雄

IPC分类号： H01L21/60 ,  H01L21/3205 ,  H01L23/52 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L24/08 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02331 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/02381 ,  H01L2224/03416 ,  H01L2224/0348 ,  H01L2224/03848 ,  H01L2224/0401 ,  H01L2224/05541 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05669 ,  H01L2224/13009 ,  H01L2224/13023 ,  H01L2224/81203 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2224/81 ,  H01L2924/00

摘要： 　基板（１）上に形成された配線を覆うように絶縁膜（３）が形成されている。絶縁膜（３）に、前記配線が露出するように開口部（４）が形成されている。開口部（４）内に、複数の導電体微粒子（５）から構成された電極端子（９）が形成されている。

摘要翻译： 绝缘膜（3）形成为覆盖形成在基板（1）上的布线。 在绝缘膜（3）上形成开口（4），以露出布线。 在开口（4）中形成包括多个导电材料微粒（5）的电极端子（9）。

公开(公告)号：WO2013003420A4

公开(公告)日：2013-06-27

申请号：PCT/US2012044329

申请日：2012-06-27

申请人： SAINT GOBAIN CRISTAUX ET DETECTEURS

发明人： BEAUMONT BERNARD ,  FAURIE JEAN-PIERRE

IPC分类号： H01L21/20 ,  H01L33/00

CPC分类号： H01L21/0242 ,  H01L21/0245 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/0262 ,  H01L2224/03848

摘要： A method for forming a substrate includes forming a base layer comprising a Group III-V material on a substrate, cooling the base layer and inducing cracks in the base layer, and forming a bulk layer comprising a Group III-V material on the base layer after cooling.

公开(公告)号：WO2011120611A1

公开(公告)日：2011-10-06

申请号：PCT/EP2011/000849

申请日：2011-02-23

申请人： EV GROUP E. THALLNER GMBH ,  WIMPLINGER, Markus ,  DRAGOI, Viorel

发明人： WIMPLINGER, Markus ,  DRAGOI, Viorel

IPC分类号： H01L21/60

CPC分类号： H01L24/03 ,  H01L24/29 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/03015 ,  H01L2224/0311 ,  H01L2224/0355 ,  H01L2224/03848 ,  H01L2224/29 ,  H01L2224/29111 ,  H01L2224/29124 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29298 ,  H01L2224/83801 ,  H01L2224/8383 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/0133 ,  H01L2924/14 ,  H01L2924/01014 ,  H01L2924/00014 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2924/00

摘要： Die Erfindung betrifft ein Verfahren zur Herstellung einer permanenten, elektrisch leitfähigen Verbindung zwischen einer ersten Metalloberfläche eines ersten Substrats und einer zweiten Metalloberfläche eines zweiten Substrats mit folgenden Verfahrensschritten, insbesondere Verfahrensablauf: - Bearbeitung der ersten und zweiten Metalloberfläche derart, dass bei einer Verbindung der Metalloberflächen, insbesondere in einem Zeitraum von wenigen Minuten nach der Bearbeitung, eine permanente, zumindest überwiegend durch Substitutionsdiffusion zwischen, insbesondere gleichartigen, vorzugsweise gleichen, Metallionen und/oder Metallatomen der beiden Metalloberflächen erzeugte, elektrisch leitfähige Verbindung herstellbar ist, - Ausrichtung und Verbindung der ersten und zweiten Metalloberfläche, wobei während der Bearbeitung, Ausrichtung und Verbindung eine Prozesstemperatur von maximal 300°C, insbesondere maximal 260°C, vorzugsweise 230°C, noch bevorzugter 200°C, besonders bevorzugt maximal 180°C, idealerweise maximal 160°C, nicht überschritten wird.

摘要翻译： 本发明涉及一种用于制造在第一衬底的第一金属表面上并与下面的处理步骤的第二衬底的第二金属表面之间的永久导电连接，特别是步骤： - 处理所述第一和第二金属表面，使得当在金属表面的一种化合物， 通过取代扩散特别是在处理过程中，永久之后的一段几分钟产生，至少主要之间，尤其是相似的，优选相同的，金属离子和/或所述两个金属表面的金属原子，导电连接可以生产， - 对准，并且第一和第二连接 金属表面，其中所述处理，对准和连接至多300℃的工艺温度下，特别是在至多260℃，优选230℃，更优选200℃，特别是之前，期间 列车吨最多180℃，不超过，理想地，最大为160℃的

公开(公告)号：WO2018063405A1

公开(公告)日：2018-04-05

申请号：PCT/US2016/055031

申请日：2016-09-30

申请人： INTEL CORPORATION

发明人： ZELL, Zachary A. ,  GOWRISHANKAR, Shravan ,  HUSSAIN, A H M Shahadat ,  BURK, Jonathan J. ,  SATTIRAJU, Seshu V.

IPC分类号： H01L21/768

CPC分类号： H01L24/11 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0361 ,  H01L2224/0362 ,  H01L2224/0381 ,  H01L2224/03831 ,  H01L2224/03848 ,  H01L2224/0401 ,  H01L2224/05018 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05655 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11622 ,  H01L2224/11848 ,  H01L2224/13021 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16221 ,  H01L2224/16507 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/013

摘要： Embodiments of the invention include a microelectronic device that includes a layer dielectric material that includes a feature with a depression. A Nickel barrier layer is formed in the depression of the feature and a first conductive layer is formed in the depression of the feature. The microelectronic device can optionally include a second conductive layer formed below the depression of the feature.

摘要翻译： 本发明的实施例包括微电子器件，其包括层介电材料，其包括具有凹陷的特征。 镍阻挡层形成在特征的凹陷中，并且第一导电层形成在特征的凹陷中。 微电子器件可以可选地包括在特征的凹陷下方形成的第二导电层。

公开(公告)号：WO2014054429A1

公开(公告)日：2014-04-10

申请号：PCT/JP2013/075305

申请日：2013-09-19

申请人： 日本エレクトロプレイテイング・エンジニヤース株式会社

发明人： 露木　純子 ,  伊東　正浩

IPC分类号： C25D3/48

CPC分类号： C25D3/48 ,  C25D3/62 ,  C25D5/022 ,  C25D5/50 ,  C25D7/12 ,  C25D7/123 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/43 ,  H01L24/45 ,  H01L24/94 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03848 ,  H01L2224/0401 ,  H01L2224/05644 ,  H01L2224/11462 ,  H01L2224/11848 ,  H01L2224/13144 ,  H01L2224/45144 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/01077 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01081 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2224/45015 ,  H01L2924/207

摘要： 本発明は、熱処理を行った場合であっても、高硬度を維持できるめっき被膜を形成可能なノンシアン系電解金めっき液を提供する。本発明は、亜硫酸金アルカリ塩又は亜硫酸金アンモニウムからなる金源と、亜硫酸塩及び硫酸塩からなる伝導塩と、を含有するノンシアン系電解金めっき液において、イリジウム、ルテニウム、ロジウムのいずれか１種以上の塩を金属濃度として１～３０００ｍｇ／Ｌ含有することを特徴とする。さらに、結晶調整剤を含有することが好ましく、タリウムが特に好ましい。

摘要翻译： 本发明提供一种非氰化物电解镀金液，即使在对镀膜进行热处理也能够形成能够将其硬度保持在高水平的镀膜。 本发明是一种非氰化物电解镀金液，其包含含有亚硫酸碱金属或亚硫酸铵的金源和包含亚硫酸盐和硫酸盐的导电盐，所述非氰化物电解镀金液的特征在于含有 选自铱，钌和铑中的至少一种元素的盐，以金属浓度计为1至3000mg / L。 非氰化物电解镀金液优选含有结晶调节剂，特别优选为铊。

公开(公告)号：WO2013003420A3

公开(公告)日：2013-05-10

申请号：PCT/US2012044329

申请日：2012-06-27

申请人： SAINT GOBAIN CERAMICS

发明人： BEAUMONT BERNARD ,  FAURIE JEAN-PIERRE

IPC分类号： H01L21/20 ,  H01L33/00

CPC分类号： H01L21/0242 ,  H01L21/0245 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/0262 ,  H01L2224/03848

摘要： A method for forming a substrate includes forming a base layer comprising a Group III-V material on a substrate, cooling the base layer and inducing cracks in the base layer, and forming a bulk layer comprising a Group III-V material on the base layer after cooling.

摘要翻译： 一种形成衬底的方法包括：在衬底上形成包括III-V族材料的基底层，冷却基底层并引起基底层中的裂缝，以及在基底层上形成包含III-V族材料的体层 冷却后。

公开(公告)号：WO2011146579A2

公开(公告)日：2011-11-24

申请号：PCT/US2011/036941

申请日：2011-05-18

申请人： VERTICAL CIRCUITS, INC. ,  CO, Reynaldo ,  LEAL, Jeffrey, S. ,  PANGRLE, Suzette, K. ,  MCGRATH, Scott ,  MELCHER, DeAnn, Eileen ,  BARRIE, Keith, L. ,  VILLLAVICENCIO, Grant ,  DEL ROSARIO, Elmer, M. ,  BRAY, John, R.

发明人： CO, Reynaldo ,  LEAL, Jeffrey, S. ,  PANGRLE, Suzette, K. ,  MCGRATH, Scott ,  MELCHER, DeAnn, Eileen ,  BARRIE, Keith, L. ,  VILLLAVICENCIO, Grant ,  DEL ROSARIO, Elmer, M. ,  BRAY, John, R.

CPC分类号： H01L25/0657 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3171 ,  H01L23/3185 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/18 ,  H01L24/24 ,  H01L24/82 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68336 ,  H01L2224/0235 ,  H01L2224/02371 ,  H01L2224/03002 ,  H01L2224/03318 ,  H01L2224/0332 ,  H01L2224/03632 ,  H01L2224/03848 ,  H01L2224/05016 ,  H01L2224/05017 ,  H01L2224/0529 ,  H01L2224/05553 ,  H01L2224/24051 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/94 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2924/01327 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/03

摘要： Methods for forming connectors on die pads at a wafer level of processing include forming spots of a curable electrically conductive material over die pads and extending to or over the interconnect die edge; curing the conductive material; and in a wafer cutting procedure thereafter severing the spots. Also, die pad to z-interconnect connectors formed by the methods, and shaped and dimensioned accordingly. Also, stacked die assemblies and stacked die packages containing die prepared according to the methods and having die pad to z-interconnect connectors formed by the methods and shaped and dimensioned accordingly.

摘要翻译： 在晶片级处理中在芯片焊盘上形成连接器的方法包括在芯片焊盘上形成可固化的导电材料的点并且延伸到互连芯片边缘上或之上; 固化导电材料; 并且在切割步骤之后切断斑点。 而且，通过这些方法形成的管芯焊盘到z-互连连接器，并相应地成形和尺寸。 而且，堆叠的模具组件和包含根据方法制备的模具的堆叠模具组件，并且具有通过所述方法形成并且形状和尺寸的模具垫到z互连连接器。

公开(公告)号：WO2016083332A1

公开(公告)日：2016-06-02

申请号：PCT/EP2015/077424

申请日：2015-11-24

申请人： IMEC VZW

发明人： KIM, Soon-Wook ,  PENG, Lan ,  VERDONCK, Patrick ,  MILLER, Robert ,  BEYER, Gerald ,  BEYNE, Eric

IPC分类号： H01L21/60 ,  H01L23/31

CPC分类号： H01L24/83 ,  H01L21/02065 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31053 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/32 ,  H01L24/80 ,  H01L25/0657 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03616 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05576 ,  H01L2224/05686 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/32501 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/83031 ,  H01L2224/83047 ,  H01L2224/83048 ,  H01L2224/83359 ,  H01L2924/00012 ,  H01L2924/0504 ,  H01L2924/00014 ,  H01L2924/20106 ,  H01L2924/2011

摘要： A method for bonding a first semiconductor substrate to a second semiconductor substrate by direct bonding is described. The substrates are both provided on their contact surfaces with a dielectric layer, followed by a CMP step for reducing the roughness of the dielectric layer. Then a layer of SiCN is deposited onto the dielectric layer, followed by a CMP step which reduces the roughness of the SiCN layer to the order of 1 tenth of a nanometre. Then the substrates are subjected to a pre-bond annealing step and then bonded by direct bonding, possibly preceded by one or more pre- treatments of the contact surfaces, and followed by a post- bond annealing step, at a temperature of less than or equal to 250°C. It has been found that the bond strength is excellent, even at the above named annealing temperatures, which are lower than presently known in the art.

摘要翻译： 描述通过直接接合将第一半导体衬底接合到第二半导体衬底的方法。 这些基板都在其接触表面上设置有电介质层，接着是用于减小电介质层粗糙度的CMP步骤。 然后将一层SiCN沉积到介电层上，随后是CMP步骤，其将SiCN层的粗糙度降低到十分之一纳米。 然后将基板进行预结合退火步骤，然后通过直接接合进行粘合，可能之前是接触表面的一个或多个预处理，然后是后接合退火步骤，其温度低于或等于 等于250°C。 已经发现，即使在上述命名的退火温度下，粘合强度也是优异的，其比现有技术中已知的低。

公开(公告)号：WO2015175557A1

公开(公告)日：2015-11-19

申请号：PCT/US2015/030413

申请日：2015-05-12

申请人： INVENSAS CORPORATION

发明人： UZOH, Cyprian, Emeka ,  KATKAR, Rajesh

IPC分类号： H01L21/60 ,  H01L23/485 ,  H01L21/48 ,  H01L23/498 ,  H01L23/31 ,  H01L21/56 ,  H01L21/98 ,  H01L25/10 ,  H01L25/065

CPC分类号： H01L23/49811 ,  B23K1/0016 ,  B23K35/0244 ,  B23K35/0266 ,  B23K35/22 ,  B23K2201/40 ,  B32B15/01 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/563 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3135 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/73 ,  H01L24/742 ,  H01L24/81 ,  H01L24/82 ,  H01L24/83 ,  H01L24/98 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/03 ,  H01L2224/03001 ,  H01L2224/03009 ,  H01L2224/03318 ,  H01L2224/0332 ,  H01L2224/0333 ,  H01L2224/03334 ,  H01L2224/0348 ,  H01L2224/03848 ,  H01L2224/03849 ,  H01L2224/039 ,  H01L2224/03901 ,  H01L2224/0391 ,  H01L2224/04105 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05294 ,  H01L2224/05547 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/056 ,  H01L2224/05794 ,  H01L2224/05839 ,  H01L2224/05844 ,  H01L2224/05847 ,  H01L2224/05855 ,  H01L2224/0603 ,  H01L2224/06102 ,  H01L2224/10145 ,  H01L2224/11001 ,  H01L2224/11005 ,  H01L2224/11009 ,  H01L2224/111 ,  H01L2224/11318 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/11848 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/11901 ,  H01L2224/1191 ,  H01L2224/13005 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/1319 ,  H01L2224/13294 ,  H01L2224/133 ,  H01L2224/13339 ,  H01L2224/13344 ,  H01L2224/13347 ,  H01L2224/13355 ,  H01L2224/13561 ,  H01L2224/13562 ,  H01L2224/13565 ,  H01L2224/136 ,  H01L2224/13609 ,  H01L2224/13611 ,  H01L2224/1403 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/16148 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/17505 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/2401 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24146 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/75253 ,  H01L2224/81 ,  H01L2224/81138 ,  H01L2224/81141 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/8122 ,  H01L2224/81224 ,  H01L2224/81815 ,  H01L2224/82005 ,  H01L2224/82101 ,  H01L2224/82102 ,  H01L2224/82105 ,  H01L2224/83 ,  H01L2224/8385 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/07025 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/3512 ,  H01L2924/381 ,  H01L2924/3841

摘要： In some embodiments, to increase the height-to-pitch ratio of a solder connection that connects different structures with one or more solder balls, only a portion (510) of a solder ball's (140) surface is melted when the connection is formed on one structure (110) and/or when the connection is being attached to another structure (HOB). The structure (110) may be an integrated circuit, an interposer, a rigid or flexible wiring substrate, a printed circuit board, some other packaging substrate, or an integrated circuit package. In some embodiments, solder balls (140.1, 140.2) are joined by an intermediate solder ball (140i), upon melting of the latter only. Any of the solder balls (140, 140i) may have a non-solder central core (140C) coated by solder shell (140S). Some of the molten or softened solder may be squeezed out, to form a "squeeze-out" region (520, 520A, 520B, 520.1, 520.2). In some embodiments, a solder connection (210) such as discussed above, on a structure (110A), may be surrounded by a dielectric layer (1210), and may be recessed in a hole (1230) in that layer (1210), to help in aligning a post (1240) of a structure (HOB) with the connection (210) during attachment of the structures (110A, HOB). The dielectric layer (1210) may be formed by moulding. The dielectric layer may comprise a number of layers (1210.1, 1210.2), "shaved" (partially removed) to expose the solder connection (210). Alternatively, the recessed solder connections (210) may be formed using a sublimating or vapourisable material (1250), placed on top of the solder (210) before formation of the dielectric layer (1210) or coating solder balls (140); in the latter case, the solder (140C) sinks within the dielectric material (1210) upon removal of the material (1250) and subsequent reflow. In some embodiments, the solder connections (210) may also be formed in openings (2220) in a dielectric layer (2210) (photoimageable polymer or inorganic) by solder paste printing and/or solder ball jet placement followed by reflow to let the solder sink to the bottom of the openings (2220), with possible repetition of the process and possible use of different solders in the different steps. The solder connections (210, 210.1, 210.2) may be used for bonding one or more structures (HOB, HOC) (e.g. an integrated circuit die or wafer, a packaging substrate or a package) to a structure (110A) (a wiring substrate) on which a die (HOB) is flip-chip connected. The solder connections (210, 210.1, 210.2) may differ from each other, in particular in height, which can be used for attaching a structure (HOB) with posts (1240) of different heights or for attaching two structures (HOB, HOC) in the case of a stepped form of the dielectric layer, one of the structures (HOC) being possibly placed higher than the other structure (HOB). In some embodiments, the structure (HOA) may be removed after bonding to the structures (HOB, HOC) and a redistribution layer (3210) may be formed to provide connecting lines (3220) connecting the solder connections (210) to contact pads (120R) and possibly interconnecting between the solder connections (210) and/or between the contact pads (120R).

摘要翻译： 在一些实施例中，为了增加将不同结构与一个或多个焊球连接的焊料连接的高度与间距比，当焊接球（140）表面的一部分（510）形成在 一个结构（110）和/或当连接被附接到另一个结构（HOB）时。 结构（110）可以是集成电路，插入器，刚性或柔性布线基板，印刷电路板，一些其它封装基板或集成电路封装。 在一些实施例中，焊料球（140.1,140.2）仅在熔化时被中间焊球（140i）连接。 任何焊球（140,140i）可以具有由焊料壳（140S）涂覆的非焊料中心芯（140C）。 一些熔融或软化的焊料可能被挤出，以形成“挤出”区域（520,520A，520B，520.1,520.2）。 在一些实施例中，在结构（110A）上的如上所述的焊料连接（210）可被电介质层（1210）包围，并且可以凹入该层（1210）中的孔（1230）中， 以在结构（110A，110B）的附接期间帮助将结构的柱（1240）与连接件（210）对齐。 电介质层（1210）可以通过模制形成。 介电层可以包括多个层（1210.1,1212.2），“剃光”（部分去除）以暴露焊料连接（210）。 或者，可以在形成电介质层（1210）或涂覆焊球（140）之前使用升华或蒸发的材料（1250）形成凹陷的焊料连接（210），放置在焊料（210）的顶部上。 在后一种情况下，当去除材料（1250）和随后的回流时，焊料（140C）在电介质材料（1210）内下沉。 在一些实施例中，焊料连接（210）还可以通过焊膏印刷和/或焊球喷射放置形成在电介质层（2210）（可光成像的聚合物或无机）中的开口（2220）中，然后回流以使焊料 沉入开口（2220）的底部，可能重复该过程并可能在不同步骤中使用不同的焊料。 焊接连接（210,210.1,210.2）可以用于将一个或多个结构（HOB，HOC）（例如，集成电路管芯或晶片，封装衬底或封装）结合到结构（110A）（布线基板 ），其上晶片（HOB）被倒装连接。 焊接连接（210,210.1,210.2）可以彼此不同，特别是在高度上可以不同，其可用于将结构（HOB）与不同高度的柱（1240）连接或用于附接两个结构（HOB，HOC） 在阶梯形状的电介质层的情况下，结构（HOC）中的一个可能被放置得高于其他结构（HOB）。 在一些实施例中，可以在结合到结构（HOB，HOC）之后去除结构（HOA），并且可以形成再分布层（3210），以提供将焊接连接（210）连接到接触焊盘的连接线（3220） 120R），并且可能在焊料连接（210）和/或接触焊盘（120R）之间互连。

公开(公告)号：WO2014136303A1

公开(公告)日：2014-09-12

申请号：PCT/JP2013/077115

申请日：2013-10-04

申请人： 三菱電機株式会社

发明人： 中田　洋輔 ,  中野　誠也

IPC分类号： H01L21/60 ,  H05K3/34

CPC分类号： H01L24/05 ,  H01L21/78 ,  H01L23/49531 ,  H01L23/49562 ,  H01L24/03 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L24/95 ,  H01L2224/0345 ,  H01L2224/0347 ,  H01L2224/03848 ,  H01L2224/04026 ,  H01L2224/05007 ,  H01L2224/05011 ,  H01L2224/05073 ,  H01L2224/05124 ,  H01L2224/05563 ,  H01L2224/05565 ,  H01L2224/05583 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/0568 ,  H01L2224/26145 ,  H01L2224/29027 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/32257 ,  H01L2224/33181 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/48724 ,  H01L2224/48739 ,  H01L2224/48744 ,  H01L2224/48755 ,  H01L2224/48766 ,  H01L2224/4878 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/831 ,  H01L2224/83801 ,  H01L2224/83815 ,  H01L2224/94 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01014 ,  H01L2224/03 ,  H01L2924/00

摘要： 　素子電極（１０３）は、半導体素子（１０１）の表面に設けられている。金属膜（１０５）は、素子電極（１０３）上に設けられており、内側領域（１０５ａ）と、内側領域（１０５ａ）の周りに位置する外側領域（１０５ｂ１）とを有する。金属膜（１０５）には、内側領域（１０５ａ）および外側領域（１０５ｂ１）の間で素子電極（１０３）を露出する開口（ＴＲ）が設けられている。素子電極（１０３）は、金属膜（１０５）の半田濡れ性よりも低い半田濡れ性を有する。外部電極（１１７）は金属膜（１０５）の内側領域（１０５ａ）に半田接合されている。

摘要翻译： 元件电极（103）设置在半导体元件（101）的表面上。 金属膜（105）设置在元件电极（103）上，具有内侧区域（105a）和位于内侧区域（105a）周围的外侧区域（105b1）。 在金属膜（105）上设置开口（TR），使内侧区域（105a）与外侧区域（105b1）之间露出元件电极（103）。 元件电极（103）的焊料润湿性低于金属膜（105）的焊料润湿性。 外部电极（117）焊接到金属膜（105）的内侧区域（105a）。