公开(公告)号：WO2016116889A1

公开(公告)日：2016-07-28

申请号：PCT/IB2016/050307

申请日：2016-01-21

Applicant: CHAJI, Gholamreza ,  FATHI, Ehsan

Inventor： CHAJI, Gholamreza ,  FATHI, Ehsan

IPC: H01L21/58 ,  H01L25/00

CPC classification number: H01L24/97 ,  G01R31/2635 ,  H01L21/6835 ,  H01L22/14 ,  H01L22/20 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L24/83 ,  H01L24/95 ,  H01L25/50 ,  H01L2221/68322 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/27002 ,  H01L2224/2732 ,  H01L2224/27334 ,  H01L2224/29006 ,  H01L2224/29011 ,  H01L2224/29019 ,  H01L2224/29026 ,  H01L2224/29078 ,  H01L2224/2919 ,  H01L2224/32237 ,  H01L2224/75252 ,  H01L2224/75253 ,  H01L2224/7598 ,  H01L2224/83005 ,  H01L2224/83121 ,  H01L2224/8314 ,  H01L2224/83141 ,  H01L2224/83143 ,  H01L2224/8316 ,  H01L2224/8318 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83234 ,  H01L2224/83238 ,  H01L2224/83862 ,  H01L2224/83902 ,  H01L2224/95 ,  H01L2224/95001 ,  H01L2224/97 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2924/00014 ,  H01L2924/07802 ,  H01L2924/0781

Abstract: A method of selectively transferring micro devices from a donor substrate to contact pads on a receiver substrate. Micro devices being attached to a donor substrate with a donor force. The donor substrate and receiver substrate are aligned and brought together so that selected micro devices meet corresponding contact pads. A receiver force is generated to hold selected micro devices to the contact pads on the receiver substrate. The donor force is weakened and the substrates are moved apart leaving selected micro devices on the receiver substrate. Several methods of generating the receiver force are disclosed, including adhesive, mechanical and electrostatic techniques.

Abstract translation: 将微器件从施主衬底选择性地转移到接收器衬底上的接触焊盘的方法。 微器件利用施加力附着在施主衬底上。 供体衬底和接收器衬底被对准并汇集在一起​​，使得选定的微器件满足相应的接触焊盘。 产生接收器力以将选定的微器件保持在接收器基板上的接触焊盘。 施主力被削弱，并且衬底移动离开，留下接收器衬底上的选定的微器件。 公开了几种产生接收力的方法，包括粘合剂，机械和静电技术。

公开(公告)号：WO2016007176A1

公开(公告)日：2016-01-14

申请号：PCT/US2014/046417

申请日：2014-07-11

Applicant: INTEL CORPORATION ,  GANESAN, Sanka ,  ZIADEH, Bassam ,  NIMKAR, Nitesh

Inventor： GANESAN, Sanka ,  ZIADEH, Bassam ,  NIMKAR, Nitesh

IPC: H01L25/07 ,  H01L23/48 ,  H01L23/28

CPC classification number: H01L25/0657 ,  H01L23/293 ,  H01L24/02 ,  H01L24/03 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/03 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0381 ,  H01L2224/08225 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/27 ,  H01L2224/28105 ,  H01L2224/29006 ,  H01L2224/2919 ,  H01L2224/32058 ,  H01L2224/32105 ,  H01L2224/32145 ,  H01L2224/3301 ,  H01L2224/33106 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/80903 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/83102 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83855 ,  H01L2224/92 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00012 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/3512 ,  H01L2924/0665 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: Embodiments of the present disclosure describe scalable package architecture of an integrated circuit (IC) assembly and associated techniques and configurations. In one embodiment, an integrated circuit (IC) assembly includes a package substrate having a first side and a second side disposed opposite to the first side, a first die having an active side coupled with the first side of the package substrate and an inactive side disposed opposite to the active side, the first die having one or more through-silicon vias (TSVs) configured to route electrical signals between the first die and a second die, and a mold compound disposed on the first side of the package substrate, wherein the mold compound is in direct contact with a sidewall of the first die between the active side and the inactive side and wherein a distance between the first side and a terminating edge of the mold compound that is farthest from the first side is equal to or less than a distance between the inactive side of the first die and the first side. Other embodiments may be described and/or claimed.

Abstract translation: 本公开的实施例描述了集成电路（IC）组件的可扩展封装体系结构以及相关联的技术和配置。 在一个实施例中，集成电路（IC）组件包括具有第一侧和与第一侧相对设置的第二侧的封装衬底，第一管芯具有与封装衬底的第一侧耦合的有源侧和不活动侧 所述第一管芯具有配置成在所述第一管芯和第二管芯之间布置电信号的一个或多个穿硅通孔（TSV）以及设置在所述封装基板的第一侧上的模具化合物，其中， 模具化合物在活性侧和非活性侧之间与第一模具的侧壁直接接触，并且其中距离第一侧最远的模具化合物的第一侧和终止边缘之间的距离等于或小于 而不是第一模具的不活动侧和第一侧之间的距离。 可以描述和/或要求保护其他实施例。

公开(公告)号：WO2016081760A1

公开(公告)日：2016-05-26

申请号：PCT/US2015/061663

申请日：2015-11-19

Applicant: DECA TECHNOLOGIES INC.

Inventor： BISHOP, Craig ,  BORA, Vaibhav, Joga Singh ,  SCANLAN, Christopher, M. ,  OLSON, Thimothy L.

IPC: H01L21/66 ,  G06K9/64

CPC classification number: H01L22/12 ,  G06F17/5081 ,  G06F2217/12 ,  G06T7/0004 ,  G06T2207/30148 ,  H01L21/568 ,  H01L21/768 ,  H01L23/544 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/27 ,  H01L24/29 ,  H01L24/73 ,  H01L24/96 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/54486 ,  H01L2224/0231 ,  H01L2224/04105 ,  H01L2224/0508 ,  H01L2224/12105 ,  H01L2224/211 ,  H01L2224/221 ,  H01L2224/29006 ,  H01L2224/73153 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/94 ,  H01L2224/96 ,  H01L2924/141 ,  H01L2924/1433 ,  H01L2924/14335 ,  H01L2924/1434 ,  H01L2224/27 ,  H01L2224/19 ,  H01L2224/11 ,  H01L2224/03

Abstract: A method of automated optical inspection (AOI) for a plurality of unique semiconductor packages can comprise providing a plurality of semiconductor die formed as a reconstituted wafer. A plurality of unit specific patterns can be formed by forming a unit specific pattern over each of the plurality of semiconductor die, wherein each of the unit specific patterns is customized to fit its respective semiconductor die. A plurality of images can be acquired by acquiring an image for each of the plurality of unit specific patterns. A plurality of unique reference standards can be created by creating a unique reference standard for each of the plurality of unit specific patterns. Defects can be detected in the plurality of unit specific patterns by comparing one of the plurality of unique reference standards to a corresponding one of the plurality of images for each of the plurality of unit specific patterns.

Abstract translation: 用于多个独特的半导体封装的自动光学检测（AOI）的方法可以包括提供形成为重构的晶片的多个半导体管芯。 可以通过在多个半导体管芯中的每一个上形成单位特定图案来形成多个单位特定图案，其中每个单位特定图案被定制以适合其各自的半导体管芯。 可以通过获取用于多个单位特定图案中的每一个的图像来获取多个图像。 可以通过为多个单位特定模式中的每一个创建唯一的参考标准来创建多个唯一的参考标准。 可以通过将多个唯一参考标准中的一个与多个单位特定图案中的每一个的多个图像中的相应一个图像进行比较，来在多个单位特定图案中检测缺陷。

公开(公告)号：WO2014148770A1

公开(公告)日：2014-09-25

申请号：PCT/KR2014/002111

申请日：2014-03-13

Applicant: 지스마트 주식회사

Inventor： 신학열 ,  이호준

IPC: H01L21/60 ,  B05C5/00 ,  H05K3/32 ,  H01L33/00

CPC classification number: H01L33/62 ,  H01L24/27 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/33 ,  H01L24/743 ,  H01L24/83 ,  H01L2224/27312 ,  H01L2224/29006 ,  H01L2224/29007 ,  H01L2224/29012 ,  H01L2224/29014 ,  H01L2224/29027 ,  H01L2224/29036 ,  H01L2224/30131 ,  H01L2224/30135 ,  H01L2224/30136 ,  H01L2224/30151 ,  H01L2224/30155 ,  H01L2224/30179 ,  H01L2224/30505 ,  H01L2224/32225 ,  H01L2224/33135 ,  H01L2224/33179 ,  H01L2224/33505 ,  H01L2224/743 ,  H01L2224/83192 ,  H01L2224/83194 ,  H01L2224/8385 ,  H01L2224/83851 ,  H01L2224/83874 ,  H01L2924/12041 ,  H01L2933/0066 ,  H05K3/305 ,  H05K3/321 ,  H05K2201/0108 ,  H05K2201/10106 ,  H05K2203/0126 ,  H05K2203/166 ,  Y02P70/613 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 본 발명은 전도성 기판의 접착제 도포방법에 관한 것으로, 상세하게는 전도성 기판에서 다수개의 회로소자를 접착시키도록 도포되는 접착제의 양과 위치를 설정하여 접착제의 퍼짐에 의한 심미감의 저하, 전기 전도도의 저하 및 쇼트와 같은 불량을 방지할 수 있는 전도성 기판의 접착제 도포방법에 관한 것이다.

Abstract translation: 本发明涉及一种用粘合剂涂覆导电性基材的方法，具体地涉及一种用粘合剂涂布导电性基材的方法，由于粘合剂的扩散，美观性的劣化， 可以通过设定待涂布的粘合剂的量和位置来将多个电路元件粘附到导电基板上来防止导电性和诸如短路的缺陷。

公开(公告)号：WO2008126718A1

公开(公告)日：2008-10-23

申请号：PCT/JP2008/056361

申请日：2008-03-31

Applicant: 日立化成工業株式会社 ,  中村 祐樹 ,  北勝 勉 ,  片山 陽二 ,  畠山 恵一

Inventor： 中村 祐樹 ,  北勝 勉 ,  片山 陽二 ,  畠山 恵一

IPC: H01L21/301 ,  C09J7/00 ,  C09J201/00 ,  H01L21/52

CPC classification number: C09J201/00 ,  B23K26/0057 ,  B23K26/364 ,  B23K26/40 ,  B23K2201/40 ,  B23K2203/172 ,  B23K2203/50 ,  B28D5/0082 ,  H01L21/67132 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L24/27 ,  H01L24/73 ,  H01L24/83 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68336 ,  H01L2224/274 ,  H01L2224/29006 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/8385 ,  H01L2224/92247 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01077 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/15747 ,  H01L2924/15788 ,  H01L2924/181 ,  Y10T428/28 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/3512

Abstract: 　チップクラックやバリの発生を十分に抑制しながら、半導体ウェハから半導体チップを歩留よく得ることを可能にするための方法を提供する。 　半導体ウェハ、半導体用接着フィルム及びダイシングテープがこの順で積層され、半導体ウェハが複数の半導体チップに分割されるとともに半導体用接着フィルムの厚さ方向の一部が切断されずに残るように切り込みが形成されている積層体を準備する工程と、ダイシングテープを複数の半導体チップが互いに離れる方向に引き伸ばすことにより、半導体用接着フィルムを切り込みに沿って分割する工程とを備える半導体チップの製造方法。半導体用接着フィルムは、５％未満の引張破断伸度を有し、該引張破断伸度が最大荷重時の伸度の１１０％未満である。

Abstract translation: 提供了一种用于从半导体晶片以高产率获得半导体芯片的方法，同时充分抑制了芯片裂纹和毛刺的产生。 制造半导体芯片的方法具有如下步骤：通过层叠半导体晶片，半导体用粘合剂膜和切割带来制备层压体，将半导体晶片分成半导体芯片并形成切割部分，使得 粘合膜的一部分在厚度方向上保持未切割。 该方法还具有通过沿着将半导体芯片彼此分离的方向拉伸切割带来沿着切割部分分割粘合剂膜的步骤。 半导体用粘合膜的拉伸断裂伸长率小于5％，小于最大载荷伸长率的110％。

公开(公告)号：WO2016094721A1

公开(公告)日：2016-06-16

申请号：PCT/US2015/065098

申请日：2015-12-10

Applicant: QUALCOMM INCORPORATED

Inventor： NOVESKI, Vladimir ,  SHAH, Milind Pravin ,  KUMAR, Rajneesh

IPC: H01L23/48 ,  H01L21/60 ,  H01L21/48

CPC classification number: H01L23/5283 ,  H01L23/3157 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5226 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0348 ,  H01L2224/03602 ,  H01L2224/03914 ,  H01L2224/05546 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/1111 ,  H01L2224/11334 ,  H01L2224/11438 ,  H01L2224/13007 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16014 ,  H01L2224/16111 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/2711 ,  H01L2224/27438 ,  H01L2224/29006 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81101 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2924/2064 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: An integrated device package that includes a die, a substrate, a fill and a conductive interconnect. The die includes a pillar, where the pillar has a first pillar width. The substrate (e.g., package substrate, interposer) includes a dielectric layer and a substrate interconnect (e.g., surface interconnect, embedded interconnect). The fill is located between the die and the substrate. The conductive interconnect is located within the fill. The conductive interconnect includes a first interconnect width that is about the same or less than the first pillar width. The conductive interconnect is coupled to the pillar and the substrate interconnect. The fill is a non-conductive photosensitive material. The fill is a photosensitive film. The substrate interconnect includes a second interconnect width that is equal or greater than the first pillar width. The conductive interconnect includes one of at least a paste, a solder and/or an enhanced solder comprising a polymeric material.

Abstract translation: 一种集成器件封装，其包括管芯，衬底，填充物和导电互连。 模具包括支柱，其中柱具有第一柱宽度。 衬底（例如，封装衬底，插入器）包括电介质层和衬底互连（例如，表面互连，嵌入式互连）。 填充物位于管芯和衬底之间。 导电互连位于填充物内。 导电互连包括大约等于或小于第一柱宽度的第一互连宽度。 导电互连耦合到柱和衬底互连。 填充物是非导电感光材料。 填充物是感光膜。 衬底互连包括等于或大于第一柱宽度的第二互连宽度。 导电互连包括至少一种包含聚合材料的糊状物，焊料和/或增强焊料中的至少一种。

公开(公告)号：WO2015163080A1

公开(公告)日：2015-10-29

申请号：PCT/JP2015/059176

申请日：2015-03-25

Applicant: 積水化学工業株式会社

Inventor： 永田　麻衣 ,  竹田　幸平 ,  江南　俊夫

IPC: H01L25/065 ,  H01L21/52 ,  H01L25/07 ,  H01L25/18

CPC classification number: C09J163/00 ,  C01B33/18 ,  C01P2004/32 ,  C01P2004/62 ,  C01P2004/64 ,  C08G59/42 ,  C08G59/5073 ,  C08K3/013 ,  C08K3/36 ,  C08K2201/014 ,  C08L33/06 ,  C09C1/30 ,  C09J7/10 ,  C09J133/00 ,  C09J2203/326 ,  C09J2205/102 ,  C09J2433/00 ,  C09J2463/00 ,  H01L21/52 ,  H01L24/13 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16146 ,  H01L2224/271 ,  H01L2224/29006 ,  H01L2224/2929 ,  H01L2224/29387 ,  H01L2224/29388 ,  H01L2224/29393 ,  H01L2224/29499 ,  H01L2224/32145 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/81907 ,  H01L2224/83101 ,  H01L2224/83203 ,  H01L2224/83862 ,  H01L2224/83907 ,  H01L2224/83948 ,  H01L2224/9211 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/0665 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00014 ,  H01L2924/05442

Abstract: 本発明は、半導体ウエハ上に複数の貫通電極付き半導体チップを積層するために用いられ、ボイドを抑制しつつ貫通電極を良好に接続でき、半導体チップの周囲に突出するバリの長さを抑制できる貫通電極付き半導体チップ用接着フィルムを提供することを目的とする。本発明は、半導体ウエハ上に複数の貫通電極付き半導体チップを積層するために用いられる貫通電極付き半導体チップ用接着フィルムであって、最低溶融粘度が５０～２５００Ｐａ・ｓであり、かつ、１４０℃でのチキソトロピック指数が８以下である貫通電極付き半導体チップ用接着フィルムである。

Abstract translation: 本发明的目的是提供一种用于具有贯通电极的半导体芯片用粘合膜，其用于在半导体晶片上层叠多个具有贯通电极的半导体芯片，并且可以有利地连接通孔，同时抑制空隙 并且可以抑制从半导体芯片周围的区域突出的毛刺的长度。 本发明是一种用于具有贯通电极的半导体芯片的粘合膜，其用于在半导体晶片上层叠具有贯穿电极的多个半导体芯片，其中最小熔体粘度为50-2500Pa·S和触变性 140℃的指数为8以下。

公开(公告)号：WO2014041684A1

公开(公告)日：2014-03-20

申请号：PCT/JP2012/073666

申请日：2012-09-14

Applicant: ルネサスエレクトロニクス株式会社 ,  紺野 順平 ,  西田 隆文 ,  坂田 賢治 ,  木下 順弘 ,  杉山 道昭 ,  木田 剛 ,  小野 善宏

Inventor： 紺野　順平 ,  西田　隆文 ,  坂田　賢治 ,  木下　順弘 ,  杉山　道昭 ,  木田　剛 ,  小野　善宏

IPC: H01L25/065 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/065 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/75 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/07 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68331 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/27312 ,  H01L2224/27334 ,  H01L2224/29006 ,  H01L2224/29007 ,  H01L2224/29012 ,  H01L2224/29015 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32014 ,  H01L2224/32058 ,  H01L2224/32059 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/753 ,  H01L2224/75315 ,  H01L2224/81001 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2224/81907 ,  H01L2224/83001 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/8321 ,  H01L2224/83862 ,  H01L2224/83906 ,  H01L2224/83907 ,  H01L2224/92 ,  H01L2224/9211 ,  H01L2224/92242 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/07802 ,  H01L2924/07811 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/11 ,  H01L21/304 ,  H01L2224/03 ,  H01L21/78 ,  H01L2221/68381 ,  H01L21/4825 ,  H01L2224/27 ,  H01L2924/01047

Abstract: 　配線基板上に、平面視における平面サイズの異なる第１半導体チップと第２半導体チップを、接着材を介してそれぞれ積層する半導体装置の製造方法であって、相対的に平面サイズの小さい第１半導体チップ上に相対的に平面サイズの大きい第２半導体チップを搭載する。また、第１および第２半導体チップを搭載した後、第１および第２半導体チップを樹脂で封止する。ここで、第２半導体チップと配線基板の隙間は、樹脂で封止する前に、第１および第２半導体チップを搭載する際に使用した接着材で予め塞がれているものである。

Abstract translation: 一种制造半导体器件的方法，其中平面图中具有不同平面尺寸的第一半导体芯片和第二半导体芯片被堆叠在具有粘合剂的布线板上，具有相对较大的平面尺寸的第二半导体芯片安装在 第一半导体芯片具有相对较小的平面尺寸。 在安装第一和第二半导体芯片之后，第一和第二半导体芯片被树脂密封。 通过在安装第一和第二半导体芯片时使用的粘合剂，预先在树脂密封之前阻止第二半导体芯片和布线板之间的间隙。

公开(公告)号：WO2018141621A2

公开(公告)日：2018-08-09

申请号：PCT/EP2018/051816

申请日：2018-01-25

Applicant: SIEMENS AKTIENGESELLSCHAFT

Inventor： KASPAR, Michael ,  KRIEGEL, Kai ,  STEGMEIER, Stefan

IPC: H01L21/60 ,  H01L23/488 ,  H01L23/467 ,  H01L23/473 ,  H01L23/498 ,  H01L23/31 ,  H01L23/538 ,  H01L25/07 ,  H01L25/11

CPC classification number: H01L24/29 ,  H01L23/051 ,  H01L23/3135 ,  H01L23/3185 ,  H01L23/467 ,  H01L23/473 ,  H01L23/49833 ,  H01L23/5385 ,  H01L24/05 ,  H01L24/32 ,  H01L24/33 ,  H01L24/83 ,  H01L24/96 ,  H01L25/072 ,  H01L25/074 ,  H01L25/117 ,  H01L2224/04026 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/26165 ,  H01L2224/29006 ,  H01L2224/292 ,  H01L2224/29211 ,  H01L2224/29239 ,  H01L2224/29244 ,  H01L2224/29247 ,  H01L2224/29255 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/29395 ,  H01L2224/3201 ,  H01L2224/32227 ,  H01L2224/32235 ,  H01L2224/33181 ,  H01L2224/831 ,  H01L2224/8314 ,  H01L2224/83201 ,  H01L2224/83801 ,  H01L2224/83825 ,  H01L2224/8384 ,  H01L2224/8385 ,  H01L2224/839 ,  H01L2224/8392 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01014 ,  H01L2924/01029

Abstract: Das Leistungsmodul weist mindestens ein elektrisches Bauteil mit einer Kontaktfläche auf, wobei welchem das elektrische Bauteil mittels der Kontaktfläche an mindestens ein mit offenporigem Material gebildetes Kontaktstück des Leistungsmoduls elektrisch kontaktiert ist und das zumindest eine elektrische Bauteil und das zumindest eine Kontaktstück, zumindest in Richtungen der flächigen Erstreckungen der mindestens einen Kontaktfläche, relativ zueinander zumindest formschlüssig festgelegt sind.

公开(公告)号：WO2014177645A1

公开(公告)日：2014-11-06

申请号：PCT/EP2014/058891

申请日：2014-04-30

Applicant: HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG

Inventor： SCHÄFER, Michael ,  SCHMITT, Michael

IPC: B22F1/00 ,  B22F1/02

CPC classification number: B22F9/02 ,  B22F1/0059 ,  B22F1/0062 ,  B22F1/02 ,  B23K1/00 ,  B23K1/19 ,  B23K35/025 ,  B23K35/286 ,  B23K35/3006 ,  B23K35/302 ,  B23K35/3033 ,  B23K35/3612 ,  B23K35/3613 ,  B23K2203/08 ,  B23K2203/10 ,  B23K2203/12 ,  B23K2203/18 ,  B23K2203/26 ,  B23K2203/50 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/29006 ,  H01L2224/8384 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/00

Abstract: Die vorliegende Erfindung betrifft eine sinterbare Mischung und ein Verfahren zum Verbindung von Bauelementen, bei dem diese Mischung eingesetzt wird. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung der sinterbaren Mischung.

Abstract translation: 本发明涉及一种可烧结的混合物和连接部件的方法，其中所说的混合物被使用。 此外，本发明涉及一种用于可烧结混合物的制备方法。