公开(公告)号：WO2011087798A1

公开(公告)日：2011-07-21

申请号：PCT/US2010/061630

申请日：2010-12-21

申请人： MARVELL WORLD TRADE LTD. ,  LIOU, Shiann-Ming ,  SUTARDJA, Sehat ,  WU, Albert ,  CHENG, Chuan-Cheng ,  WEI, Chien-Chuan

发明人： LIOU, Shiann-Ming ,  SUTARDJA, Sehat ,  WU, Albert ,  CHENG, Chuan-Cheng ,  WEI, Chien-Chuan

IPC分类号： H01L23/14 ,  H01L23/498 ,  H01L23/60 ,  H01L25/065

CPC分类号： H01L23/42 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/60 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12035 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Embodiments of the present disclosure provide a method that includes providing a semiconductor substrate comprising a semiconductor material, forming a dielectric layer on the semiconductor substrate, forming an interconnect layer on the dielectric layer, attaching a semiconductor die to the semiconductor substrate, and electrically coupling an active side of the semiconductor die to the interconnect layer, the interconnect layer to route electrical signals of the semiconductor die. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例提供了一种方法，其包括提供包括半导体材料的半导体衬底，在半导体衬底上形成电介质层，在电介质层上形成互连层，将半导体管芯附着到半导体衬底上， 半导体管芯的有源侧到互连层，互连层以引导半导体管芯的电信号。 可以描述和/或要求保护其他实施例。

公开(公告)号：WO2011059569A1

公开(公告)日：2011-05-19

申请号：PCT/US2010/049521

申请日：2010-09-20

申请人： INTEL CORPORATION ,  GUZEK, John, S. ,  ROY, Mihir, K. ,  ROBERTS, Brent, M.

发明人： ROY, Mihir, K. ,  ROBERTS, Brent, M.

IPC分类号： H01L23/485 ,  H01L23/50 ,  H01L23/12 ,  H01L23/14

CPC分类号： H05K1/165 ,  H01L24/16 ,  H01L2224/16 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K1/0254 ,  H05K1/0262 ,  H05K1/116 ,  H05K2201/09509 ,  H05K2201/09527 ,  H05K2201/096 ,  H05K2201/10378 ,  H05K2203/1572 ,  H01L2924/00

摘要： A microelectronic device comprises a first substrate (110) having a first electrically conductive path (111) therein and a second substrate (120) above the first substrate and having a second electrically conductive path (121) therein, wherein the first electrically conductive path and the second electrically conductive path are electrically connected to each other and form a portion of a current loop (131) of an inductor (130).

摘要翻译： 微电子器件包括其中具有第一导电路径（111）的第一衬底（110）和在第一衬底上方的第二衬底（120），并且其中具有第二导电路径（121），其中第一导电路径和 第二导电路径彼此电连接并形成电感器（130）的电流回路（131）的一部分。

公开(公告)号：WO2011038336A1

公开(公告)日：2011-03-31

申请号：PCT/US2010/050384

申请日：2010-09-27

申请人： QUALCOMM INCORPORATED ,  CHANDRASEKARAN, Arvind ,  KIM, Jonghae

发明人： CHANDRASEKARAN, Arvind ,  KIM, Jonghae

IPC分类号： H01L23/64 ,  H01L23/14 ,  H01L23/498 ,  H01L25/10 ,  H01L23/66

CPC分类号： H01L23/64 ,  H01L23/147 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/66 ,  H01L25/105 ,  H01L2223/6677 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2225/107 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/19011 ,  H01L2924/19051 ,  H01L2924/19105 ,  H01L2924/3011 ,  H05K1/145 ,  H01L2924/00

摘要： An electronic system includes a system board and a packaging substrate mounted on the system board. One or more semiconductor dies are mounted on the packaging substrate and coupled to the system board. The system also includes one or more semiconductor die-based packaging interconnects between the system board and the packaging substrate. The semiconductor die-based packaging interconnect has a first face coupled to the system board and a second face coupled to the packaging substrate. Through silicon vias located in the semiconductor die-based packaging interconnect enable communication between the system board and the one or more semiconductor dies. The semiconductor die-based packaging interconnects may include passive devices, active devices, and/or circuitry. For example, the semiconductor die- based packaging interconnect may provide impedance matching, decoupling capacitance, and/or amplifiers for minimizing insertion loss.

摘要翻译： 电子系统包括安装在系统板上的系统板和封装基板。 一个或多个半导体管芯安装在封装衬底上并耦合到系统板。 该系统还包括在系统板和封装衬底之间的一个或多个基于半导体管芯的封装互连。 半导体基于芯片的封装互连具有耦合到系统板的第一面和连接到封装衬底的第二面。 通过位于半导体基于芯片的封装互连中的硅通孔能够实现系统板与一个或多个半导体管芯之间的通信。 半导体基于芯片的封装互连可以包括无源器件，有源器件和/或电路。 例如，基于半导体芯片的封装互连可以提供阻抗匹配，去耦电容和/或用于最小化插入损耗的放大器。

公开(公告)号：WO2011002031A1

公开(公告)日：2011-01-06

申请号：PCT/JP2010/061172

申请日：2010-06-30

申请人： 三洋電機株式会社 ,  臼井 良輔 ,  五十嵐 優助 ,  井上 恭典 ,  中里 真弓 ,  長松 正幸 ,  小原 泰浩

发明人： 臼井　良輔 ,  五十嵐　優助 ,  井上　恭典 ,  中里　真弓 ,  長松　正幸 ,  小原　泰浩

IPC分类号： H01L23/12 ,  H01L23/14 ,  H05K1/05

CPC分类号： H05K3/445 ,  H01L23/3735 ,  H01L24/48 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2924/00014 ,  H01L2924/181 ,  H05K1/05 ,  H05K1/053 ,  H05K1/056 ,  H05K1/185 ,  H05K2201/0195 ,  H05K2201/068 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 　従来のプリント基板は、放熱性に劣り、放熱性を向上させるために採用されたメタルコアのプリント基板は、剛性が小さく、反ってしまうという課題があった。　金属を主材料とする金属コアの表および裏の実質全域に、前記金属コアの延性を阻止する第１のセラミック膜および第２のセラミック膜を被覆し、このセラミックの脆弱性をカバーするためにそれぞれ絶縁樹脂膜を被覆することにより、金属の延性及び保護をすることができる。

摘要翻译： 传统的印刷电路板具有热辐射特性差的问题，并且用于改善热辐射特性的金属芯印刷电路板具有刚性低和弯曲倾向的问题。 金属的延展性可能受到阻碍，金属受到保护; 通过覆盖由金属作为主要材料构成的金属芯的正面和背面的大部分整个面积与第一陶瓷膜和阻碍上述金属芯的延展性的第二陶瓷膜; 并用绝缘树脂膜覆盖每个陶瓷膜，以覆盖这些陶瓷的脆性。

公开(公告)号：WO2010114126A1

公开(公告)日：2010-10-07

申请号：PCT/JP2010/056084

申请日：2010-04-02

申请人： 株式会社住友金属エレクトロデバイス ,  長廣 雅則 ,  大上 純史 ,  小松 敬幸

发明人： 長廣　雅則 ,  大上　純史 ,  小松　敬幸

IPC分类号： C04B35/111 ,  C04B35/44 ,  H01L23/13 ,  H01L23/14

CPC分类号： H01L23/15 ,  C04B35/119 ,  C04B37/021 ,  C04B37/025 ,  C04B2235/3206 ,  C04B2235/3222 ,  C04B2235/3225 ,  C04B2235/3246 ,  C04B2235/3418 ,  C04B2235/656 ,  C04B2235/77 ,  C04B2235/785 ,  C04B2235/786 ,  C04B2235/80 ,  C04B2235/96 ,  C04B2235/9607 ,  C04B2237/06 ,  C04B2237/343 ,  C04B2237/402 ,  C04B2237/407 ,  C04B2237/54 ,  C04B2237/704 ,  C04B2237/706 ,  C04B2237/86 ,  H01L23/3735 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/01057 ,  H01L2924/01322 ,  H01L2924/09701 ,  H01L2924/181 ,  Y10T428/256 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00

摘要： 【課題】機械的強度が高く、放熱性に優れ、かつ、銅板との接合界面にボイドが生じにくいセラミックス焼結体を提供する。 【解決手段】電子部品を実装するための絶縁基板として用いられるセラミックス焼結体１であって、セラミックス焼結体を製造する際に用いる粉体材料は、主成分のアルミナと、部分安定化ジルコニアと、マグネシアとを含有し、部分安定化ジルコニアの含有量の上限は、粉体材料の全重量に対して３０wt％であり、マグネシアの含有量は、粉体材料の全重量に対して０.０５～０.５０wt％の範囲内であり、セラミックス焼結体中に含まれるジルコニア結晶のうち８０～１００％が正方晶相であることを特徴とするセラミックス焼結体による。

摘要翻译： 具有高机械强度和优异的散热性能的烧结陶瓷，当与铜片接合时，其在其间的界面处不太容易产生空隙。 烧结陶瓷（1）用作要安装电子部件的绝缘基板。 烧结陶瓷的特征在于由以氧化铝为主要成分，部分稳定的氧化锆和氧化镁的粉末材料制成，部分稳定的氧化锆的含量的上限相对于粉末的总重量为30重量％ 材料，并且氧化镁的含量相对于粉末材料的总重量在0.05-0.50重量％的范围内。 烧结陶瓷的特征还在于，烧结陶瓷中含有的80-100％的氧化锆晶体具有四方晶相。

公开(公告)号：WO2010113539A1

公开(公告)日：2010-10-07

申请号：PCT/JP2010/051488

申请日：2010-02-03

申请人： 株式会社村田製作所 ,  加藤 登

发明人： 加藤　登

IPC分类号： H01L23/12 ,  H01L23/14 ,  H05K3/46

CPC分类号： H05K1/115 ,  H01L23/49822 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0271 ,  H05K1/141 ,  H05K1/16 ,  H05K3/4632 ,  H05K2201/0129 ,  H05K2201/0352 ,  H05K2201/09672 ,  H05K2201/10674 ,  H01L2224/05599

摘要： 　回路基板から電子部品が外れることを抑制できる回路基板を提供することである。 　積層体（１１）は、可撓性材料からなる複数の絶縁体層（１６）が積層されることにより構成されている。外部電極（１２）は、積層体（１１）の上面に設けられる。該外部電極（１２）には、電子部品が実装される。複数の内部導体（２０）は、ｚ軸方向から平面視したときに、外部電極（１２）と重なっている複数の内部導体（２０）であって、外部電極（１２）と重なっている領域においてビアホール導体によって互いに接続されていない。

摘要翻译： 具有设计的电路板，可以最小化从电路板掉下的电子元件。 通过堆叠由柔性材料构成的多个绝缘层（16）形成多层结构（11）。 外部电极（12）设置在多层结构（11）的上表面上。 电子部件安装在外部电极（12）上。 当从z轴方向的平面图看时，多个内部导体（20）与外部电极（12）重叠，并且在与外部电极（12）重叠的区域处不通过 通孔导体。

公开(公告)号：WO2010081795A1

公开(公告)日：2010-07-22

申请号：PCT/EP2010/050265

申请日：2010-01-12

申请人： HYMITE A/S ,  SHIV, Lior ,  SHEPHERD, John, Nicholas

发明人： SHIV, Lior ,  SHEPHERD, John, Nicholas

IPC分类号： H01L23/13 ,  H01L23/14 ,  H01L23/498

CPC分类号： H01L23/13 ,  B81B7/007 ,  B81B2207/096 ,  H01L23/147 ,  H01L23/49827 ,  H01L24/48 ,  H01L33/486 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A submount for a micro-component includes a semiconductor substrate having a cavity defined in a front-side of the substrate in which to mount the micro-component. The submount also includes a thin silicon membrane portion at a bottom of the cavity and thicker frame portions adjacent to sidewalls of the cavity. The substrate includes an electrically conductive feed-through connection extending from a back-side of the substrate at least partially through the thicker silicon frame portion. Electrical contact between the feed- through connection and a conductive layer on a surface of the cavity is made at least partially through a sidewall of the cavity.

摘要翻译： 用于微分量的基座包括半导体衬底，该半导体衬底具有限定在衬底前侧中的空腔，用于安装微组件。 底座还包括在空腔的底部的薄硅膜部分和与腔的侧壁相邻的较厚的框架部分。 衬底包括从衬底的背面至少部分地穿过较厚的硅框架部分延伸的导电馈通连接。 通过连接件和空腔表面上的导电层之间的电接触至少部分地通过空腔的侧壁进行。

公开(公告)号：WO2009150985A1

公开(公告)日：2009-12-17

申请号：PCT/JP2009/060194

申请日：2009-06-03

申请人： 住友ベークライト株式会社 ,  杉野 光生 ,  原 英貴 ,  和布浦 徹

发明人： 杉野　光生 ,  原　英貴 ,  和布浦　徹

IPC分类号： H01L23/14 ,  H01L23/29 ,  H01L23/31

CPC分类号： H01L23/5389 ,  H01L21/56 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/562 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/29366 ,  H01L2224/29386 ,  H01L2224/8385 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01059 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/1301 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/3511 ,  H05K1/0271 ,  H05K3/284 ,  H05K3/305 ,  H05K2201/068 ,  H05K2201/10674 ,  H05K2203/1322 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/05341 ,  H01L2924/05442 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299

摘要： 　半導体素子搭載基板１０は、コア基板１と、コア基板１の一方の面側に搭載された半導体素子２と、コア基板１と半導体素子２とを接合する接着フィルム３と、半導体素子２を埋め込む第１の層４と、コア基板１の第１の層４とは反対側に設けられ、第１の層４と材料およびその組成比率が同じである第２の層５と、第１の層４上および第２の層５上に設けられた少なくとも１層の表層６とを有し、接着フィルム３の２５℃における貯蔵弾性率が、５～１０００ＭＰａであり、表層６の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇ ａ ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数が、４０ｐｐｍ／℃以下である。

摘要翻译： 公开了一种半导体器件安装基板（10），其包括芯基板（1），安装在芯基板（1）一侧的半导体器件（2），用于接合芯基板（1）的粘合膜（3） 与半导体器件（2）一起嵌入其中嵌入有半导体器件（2）的第一层（4），由与第一层（4）相同组成比的相同材料构成的第二层（5） 并且相对于第一层（4）布置在芯基板（1）的相反侧，以及分别布置在第一层（4）和第二层（5）上的至少一个表面层（6）。 粘合膜（3）在25℃下的储能模量为5-1000MPa。 表面层（6）的平面方向的热膨胀系数根据JIS C 6481在不低于20℃但不大于表面层的玻璃化转变点Tga（℃）的温度下测定为 根据JIS C 6481测定的值不超过40ppm /℃。

公开(公告)号：WO2009074303A8

公开(公告)日：2009-08-20

申请号：PCT/EP2008010473

申请日：2008-12-10

申请人： ATOTECH DEUTSCHLAND GMBH ,  KRESS JUERGEN ,  TUSL STEPHAN ,  CICCHETTI SANDRO ,  BECRET THIERRY

发明人： KRESS JUERGEN ,  TUSL STEPHAN ,  CICCHETTI SANDRO ,  BECRET THIERRY

IPC分类号： C08G59/14 ,  C08G59/38 ,  C08G59/62 ,  C08L63/02 ,  C09K21/14 ,  H01L23/14

CPC分类号： C09K21/14 ,  C08G59/304 ,  C08G59/621 ,  C08L63/00 ,  C09D5/03 ,  C09D163/00 ,  H01L23/14 ,  H01L2924/0002 ,  H05K1/0326 ,  H05K3/4626 ,  Y10T428/249921 ,  Y10T428/31511 ,  H01L2924/00

摘要： The invention relates to solid thermosetting resin compositions and resin-coated foils, glass cloth reinforced resin-coated foils using the same and their use in the manufacturing of printed circuit boards.

摘要翻译： 本发明涉及固体热固性树脂组合物和树脂涂覆箔，玻璃布增强树脂涂覆箔及其在制造印刷电路板中的用途。

公开(公告)号：WO2009075198A1

公开(公告)日：2009-06-18

申请号：PCT/JP2008/071801

申请日：2008-12-01

申请人： 富士フイルム株式会社 ,  畠中 優介 ,  堀田 吉則 ,  冨田 忠文

发明人： 畠中 優介 ,  堀田 吉則 ,  冨田 忠文

IPC分类号： H01R11/01 ,  H01B5/16 ,  H01L23/14 ,  H01R43/00

CPC分类号： H01L23/5389 ,  H01L23/49827 ,  H01L2924/0002 ,  H01R12/714 ,  Y10T29/49126 ,  Y10T29/4921 ,  Y10T428/24074 ,  Y10T428/24083 ,  Y10T428/24091 ,  Y10T428/24174 ,  Y10T428/24917 ,  Y10T428/249953 ,  Y10T428/249956 ,  H01L2924/00

摘要： 　本発明は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、インジウムがドープされたスズ酸化物（ＩＴＯ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、Ｐｄ（パラジウム）、ベリリウム（Ｂｅ）、およびレニウム（Ｒｅ）からなる群から選択される少なくとも1つの導電素材に異方性導電膜を接合したパッケージであって、 　該異方性導電膜は、絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で前記絶縁性基材を厚み方向に貫通し、かつ、前記各導通路の一端が前記絶縁性基材の一方の面において露出し、前記各導通路の他端が前記絶縁性基材の他方の面において露出した状態で設けられており、 　前記導通路の密度が３００万個／ｍｍ 2 以上であり、前記絶縁性基材がマイクロポアを有するアルミニウム基板の陽極酸化皮膜からなる構造体であり、 　前記マイクロポアが深さ方向に対して分岐構造をもたないことを特徴とする異方導電性接合パッケージ、であって導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ構造においても半導体素子等の電子部品の異方導電性部材または検査用コネクタ等として使用することができる。

摘要翻译： 一种各向异性导电接头封装，其中各向异性导电膜与至少一种选自金（Au），银（Ag），铜（Cu），铝（Al），镁（Mg） ，镍（Ni），掺有铟（ITO），钼（Mo），铁（Fe），钯（Pd），铍（Be）和铼（Re）的氧化锡。 封装的特征在于：各向异性导电膜具有绝缘基底和由导电构件构成的导电路径，彼此绝缘并且在绝缘基底的厚度方向上延伸穿过绝缘基底，导电的一端 路径从绝缘基体的一侧露出，另一端从另一侧露出，导电路径的密度为3,000,000个/ mm 2以上，绝缘基底是由阳极氧化膜 铝基板具有微孔，并且每个微孔不具有沿深度的分支结构。 该封装可以用作半导体器件等的电子部件的各向异性导电部件或用于检查的连接器，即使通过显着提高导电路径的安装密度而实现的结构具有高得多的集成度。