公开(公告)号：WO2017052640A1

公开(公告)日：2017-03-30

申请号：PCT/US2015/052443

申请日：2015-09-25

申请人： LIU, Pilin ,  MUTHUR SRINATH, Purushotham Kaushik ,  GOYAL, Deepak

发明人： LIU, Pilin ,  MUTHUR SRINATH, Purushotham Kaushik ,  GOYAL, Deepak

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L23/48 ,  B23K35/0222 ,  B23K35/0233 ,  B23K35/0238 ,  B23K35/26 ,  B23K35/264 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05647 ,  H01L2224/11462 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13113 ,  H01L2224/13147 ,  H01L2224/16147 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01322

摘要： Some forms relate to an electronic assembly includes a first substrate that has a copper pad mounted to the first substrate. The electronic assembly further includes a second substrate that includes a copper redistribution layer mounted on the second substrate. The electronic assembly further includes bismuth-rich solder that includes 10-40 w.t. % tin. The bismuth-rich solder is electrically engaged with the copper pad and the copper redistribution layer. In some forms, the copper redistribution layer is another copper pad. The first substrate may include a memory die and the second substrate may include a logic die. In other forms, the first and second substrates may be part of a variety of different electronic components. The types of electronic components that are associated with the first and second substrates will depend on part on the application where the electronic assembly is be utilized (among other factors).

摘要翻译： 一些形式涉及电子组件，包括：第一衬底，其具有安装到第一衬底的铜垫。 电子组件还包括第二衬底，其包括安装在第二衬底上的铜再分配层。 电子组件还包括含铋的焊料，其包括10-40w.t。 ％锡。 富含铋的焊料与铜焊盘和铜再分配层电接合。 在一些形式中，铜再分布层是另一铜衬垫。 第一衬底可以包括存储器管芯，并且第二衬底可以包括逻辑管芯。 在其他形式中，第一和第二基底可以是各种不同电子部件的一部分。 与第一和第二基板相关联的电子部件的类型将部分地取决于使用电子组件的应用（以及其他因素）。

公开(公告)号：WO2016114320A1

公开(公告)日：2016-07-21

申请号：PCT/JP2016/050877

申请日：2016-01-13

申请人： デクセリアルズ株式会社

发明人： 篠原　誠一郎 ,  阿久津　恭志 ,  石松　朋之

IPC分类号： H01L25/065 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18 ,  H05K3/46

CPC分类号： H01L24/27 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/11003 ,  H01L2224/111 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/13164 ,  H01L2224/1319 ,  H01L2224/133 ,  H01L2224/13686 ,  H01L2224/1369 ,  H01L2224/1403 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16146 ,  H01L2224/16147 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/17107 ,  H01L2224/27003 ,  H01L2224/271 ,  H01L2224/27515 ,  H01L2224/29082 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29387 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/81101 ,  H01L2224/81122 ,  H01L2224/81903 ,  H01L2224/83101 ,  H01L2224/83122 ,  H01L2224/83203 ,  H01L2224/83856 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2924/00015 ,  H01L2924/3841 ,  H01L2224/83851 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/0635 ,  H01L2924/0665 ,  H01L2924/05442 ,  H01L2924/05432

摘要： 　内表面にメッキ膜が形成された貫通孔（以下、スルーホールという）を有する半導体基板が積層されている多層基板であって、導通特性に優れ、かつ低コストに製造できる多層基板が提供される。多層基板の平面視には、スルーホールが対向する位置に導電粒子が選択的に存在する。多層基板は、対向するスルーホールが導電粒子により接続され、該スルーホールが形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する。

摘要翻译： 提供了通过在其内表面上具有贯通孔（以下称为“通孔”）的半导体基板层叠得到的多层基板。 该多层基板具有优良的导电特性，能够低成本地制造。 当平面地观察该多层基板时，导电粒子选择性地存在于通孔彼此面对的位置处。 该多层基板具有连接结构，其中通过导电颗粒和设置有通孔的半导体基板彼此面对的通孔通过绝缘粘合剂彼此接合。

公开(公告)号：WO2014031547A2

公开(公告)日：2014-02-27

申请号：PCT/US2013055613

申请日：2013-08-19

申请人： INVENSAS CORP

发明人： WOYCHIK CHARLES ,  YANG SE YOUNG ,  MONADGEMI PEZHMAN ,  CASKEY TERRENCE ,  UZOH CYPRIAN EMEKA

IPC分类号： H01L21/683

CPC分类号： H01L22/32 ,  G01R31/2886 ,  H01L21/6835 ,  H01L22/14 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/04 ,  H01L25/0652 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68331 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/11015 ,  H01L2224/11849 ,  H01L2224/13014 ,  H01L2224/13082 ,  H01L2224/14131 ,  H01L2224/14135 ,  H01L2224/16111 ,  H01L2224/16112 ,  H01L2224/16146 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/16257 ,  H01L2224/16267 ,  H01L2224/16503 ,  H01L2224/17051 ,  H01L2224/8109 ,  H01L2224/81138 ,  H01L2224/8114 ,  H01L2224/81191 ,  H01L2224/81385 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/00011 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/07811 ,  H01L2924/12 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/81805

摘要： A method of attaching a microelectronic element to a substrate can include aligning the substrate with a microelectronic element, the microelectronic element having a plurality of spaced-apart electrically conductive bumps each including a bond metal, and reflowing the bumps. The bumps can be exposed at a front surface of the microelectronic element. The substrate can have a plurality of spaced-apart recesses extending from a first surface thereof. The recesses can each have at least a portion of one or more inner surfaces that are non-wettable by the bond metal of which the bumps are formed. The reflowing of the bumps can be performed so that at least some of the bond metal of each bump liquefies and flows at least partially into one of the recesses and solidifies therein such that the reflowed bond material in at least some of the recesses mechanically engages the substrate.

摘要翻译： 将微电子元件附接到衬底的方法可以包括将衬底与微电子元件对准，微电子元件具有多个间隔开的导电凸块，每个包括接合金属，并且回流凸块。 凸起可以暴露在微电子元件的前表面处。 衬底可以具有从其第一表面延伸的多个间隔开的凹部。 这些凹部各自可以具有一个或多个内表面的至少一部分，该内表面不被其形成凸点的粘合金属润湿。 可以进行凸块的回流，使得每个凸块的至少一些粘结金属液化并且至少部分地流入其中一个凹部并在其中固化，使得至少一些凹部中的回流焊接材料机械地接合 基质。

公开(公告)号：WO2009131671A2

公开(公告)日：2009-10-29

申请号：PCT/US2009/002481

申请日：2009-04-22

申请人： MICRON TECHNOLOGY, INC. ,  PRATT, Dave

发明人： PRATT, Dave

IPC分类号： H01L23/50 ,  H01L23/20 ,  H01L23/52

CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/1147 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/16147 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

摘要： A die stack including a die having an annular via with a recessed conductive socket and methods of forming the die stack provide a structure for use in a variety of electronic systems. In an embodiment, a die stack includes a conductive pillar on the top of a die inserted into the recessed conductive socket of another die.

摘要翻译： 包括具有带凹入的导电插座的环形通孔的模具的模具堆叠和形成模具叠层的方法提供了用于各种电子系统的结构。 在一个实施例中，管芯堆叠包括在插入到另一管芯的凹入的导电插座中的管芯的顶部上的导电柱。

公开(公告)号：WO2014142178A1

公开(公告)日：2014-09-18

申请号：PCT/JP2014/056517

申请日：2014-03-12

申请人： ピーエスフォー ルクスコ エスエイアールエル ,  畑澤 秋彦

发明人： 畑澤　秋彦

IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L24/17 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/97 ,  H01L25/065 ,  H01L25/0657 ,  H01L25/07 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/05556 ,  H01L2224/05571 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16147 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00012

摘要： 　複数の半導体チップを積層してチップ積層体を形成する際に、半導体チップ同士が半導体チップの面方向に位置ずれしにくい構成を有する半導体チップと、そのような半導体チップを有する半導体装置を提供する。　本発明の半導体チップ１０は、絶縁性を有する基板（シリコン基板２１）と、基板の一方の面に設けられた複数のバンプ電極（表面バンプ電極２２）と、基板の他方の面に設けられた複数の凹部２３と、凹部２３内に配置された半田層２４と、を有している。凹部２３は、基板２１の他方の面側から一方の面側に向かって開口面積が小さくなるように形成されている。

摘要翻译： 本发明提供一种具有以下结构的半导体芯片，其中，当堆叠多个半导体芯片以形成芯片堆叠时，半导体芯片不容易在半导体芯片的平面方向上移出位置; 以及设置有这种半导体芯片的半导体器件。 该半导体芯片（10）设置有具有绝缘性的基板（硅基板（21）），设置在基板的一个表面上的多个凸块电极（表面凸块电极（22）），多个凹部（23） 设置在所述基板的另一表面中，以及设置在所述凹部（23）内的焊料层（24）。 凹部（23）形成为使得开口面积从基板（21）的另一表面侧朝向单面侧减小。

公开(公告)号：WO2012140810A1

公开(公告)日：2012-10-18

申请号：PCT/JP2012/000123

申请日：2012-01-11

申请人： パナソニック株式会社 ,  森本 高志 ,  橋本 隆

发明人： 森本　高志 ,  橋本　隆

IPC分类号： H01L21/82 ,  H01L21/822 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/00 ,  H01L27/04

CPC分类号： H01L23/49527 ,  H01L22/22 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0657 ,  H01L27/0688 ,  H01L2224/13009 ,  H01L2224/13147 ,  H01L2224/16147 ,  H01L2224/16225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3511 ,  H03K19/00392 ,  H01L2924/00014 ,  H01L2924/00

摘要： 　チップは再配線部材の上に重ねられている。接合部材と冗長接合部材とはチップに形成され、チップと再配線部材との間を電気的に接続する。冗長救済回路はチップと再配線部材とのそれぞれに形成され、接合部材の一つに欠陥が生じていた場合、欠陥を含む接合部材に代えて冗長接合部材の一つにチップと再配線部材との間で信号を伝達させる。再配線部材とチップとの間隔が所定の閾値よりも大きい領域では他の領域よりも、複数の接合部材のうち、冗長救済回路によって冗長接合部材で代替することのできる接合部材の割合が高い。

摘要翻译： 芯片覆盖在重新布线部件上。 在芯片上形成接合构件和冗余接合构件，并且在芯片和重新布线构件之间提供电连接。 在芯片和重新布线部件上形成有冗余的放电电路，当在一个接合部件中产生缺陷时，冗余的浮动电路使冗余接合部件中的一个在芯片和重新布线部件之间传递信号 代替包含缺陷的接合构件。 在重新布线构件和芯片之间的间隔大于预定阈值的区域中，与其他区域相比，存在可以被可替代的多个接合构件中的较高比例的接合构件 冗余接合部件使用冗余电路。

公开(公告)号：WO2011145159A1

公开(公告)日：2011-11-24

申请号：PCT/JP2010/007010

申请日：2010-12-01

申请人： パナソニック株式会社 ,  青井信雄

发明人： 青井信雄

IPC分类号： H01L25/065 ,  H01L21/3205 ,  H01L23/373 ,  H01L23/52 ,  H01L25/07 ,  H01L25/18 ,  H01L27/00

CPC分类号： H01L27/0688 ,  C08K3/04 ,  H01L21/8221 ,  H01L23/295 ,  H01L23/3192 ,  H01L23/481 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/056 ,  H01L2224/10126 ,  H01L2224/13009 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13565 ,  H01L2224/1357 ,  H01L2224/1369 ,  H01L2224/16147 ,  H01L2224/27416 ,  H01L2224/27618 ,  H01L2224/29076 ,  H01L2224/29078 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29393 ,  H01L2224/32145 ,  H01L2224/73103 ,  H01L2224/73104 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81903 ,  H01L2224/83191 ,  H01L2224/83862 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2224/94 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/05552

摘要： 　第１の半導体基板（１０１）と第２の半導体基板（１１１）とが接着剤（１０７Ａ）によって貼り合わされている。第１の半導体基板（１０１）には、少なくとも端部が露出する第１の電極（１０４）が設けられていると共に、第２の半導体基板（１１１）には、少なくとも端部が露出する第２の電極（１１４）が設けられている。接着剤（１０７Ａ）は、カーボンナノチューブを含有すると共に、第１の電極（１０４）と第２の電極（１１４）との接続部及びその近傍を除く領域に形成されている。

摘要翻译： 第一半导体衬底（101）和第二半导体衬底（111）通过粘合剂（107A）彼此结合。 第一半导体衬底（101）配备有至少一个端部暴露的第一电极（104），并且第二半导体衬底（111）装备有第二电极（114），其中至少一个端部 被暴露。 粘合剂（107A）含有碳纳米管，并且被施加到除了第一电极（104）和第二电极（114）之间的连接部分以及与连接部分相邻的区域之外的区域上。

公开(公告)号：WO2010030474A1

公开(公告)日：2010-03-18

申请号：PCT/US2009/054313

申请日：2009-08-19

申请人： MICRON TECHNOLOGY, INC. ,  FAY, Owen, R. ,  FARNWORTH, Warren, M. ,  HEMBREE, David, R.

发明人： FAY, Owen, R. ,  FARNWORTH, Warren, M. ,  HEMBREE, David, R.

IPC分类号： H01L25/065

CPC分类号： H01L23/5384 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0657 ,  H01L2224/03444 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05011 ,  H01L2224/05012 ,  H01L2224/05017 ,  H01L2224/05025 ,  H01L2224/05027 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05551 ,  H01L2224/05558 ,  H01L2224/05562 ,  H01L2224/05611 ,  H01L2224/114 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11474 ,  H01L2224/1161 ,  H01L2224/1162 ,  H01L2224/1182 ,  H01L2224/11823 ,  H01L2224/11825 ,  H01L2224/11826 ,  H01L2224/11831 ,  H01L2224/11903 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13019 ,  H01L2224/13075 ,  H01L2224/13082 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13562 ,  H01L2224/13611 ,  H01L2224/13644 ,  H01L2224/13687 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/29011 ,  H01L2224/2919 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/73257 ,  H01L2224/81139 ,  H01L2224/81191 ,  H01L2224/81205 ,  H01L2224/81345 ,  H01L2224/81365 ,  H01L2224/81815 ,  H01L2224/81898 ,  H01L2224/831 ,  H01L2224/83141 ,  H01L2224/83193 ,  H01L2224/9211 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/00012

摘要： Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods are disclosed. A system in accordance with a particular embodiment includes a first semiconductor substrate having a first substrate material, and a penetrating structure carried by the first semiconductor substrate. The system further includes a second semiconductor substrate having a second substrate material with a preformed recess. The penetrating structure of the first semiconductor substrate is received in the recess of the second semiconductor substrate and is mechanically engaged with the recess and secured to the second semiconductor substrate.

摘要翻译： 公开了用于堆叠管芯的互连结构，包括贯穿硅通孔的穿透结构以及相关的系统和方法。 根据特定实施例的系统包括具有第一衬底材料的第一半导体衬底和由第一半导体衬底承载的穿透结构。 该系统还包括第二半导体衬底，该第二半导体衬底具有带有预制凹槽的第二衬底材料。 第一半导体衬底的穿透结构被容纳在第二半导体衬底的凹部中，并且与凹部机械地接合并固定到第二半导体衬底。

公开(公告)号：WO1998027596A1

公开(公告)日：1998-06-25

申请号：PCT/SE1997002178

申请日：1997-12-19

申请人： TELEFONAKTIEBOLAGET LM ERICSSON (publ)

发明人： TELEFONAKTIEBOLAGET LM ERICSSON (publ) ,  HESSELBOM, Lillebror, Hjalmar ,  BODÖ, Jan, Peter

IPC分类号： H01L29/41

CPC分类号： H01L25/50 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/5383 ,  H01L23/66 ,  H01L24/81 ,  H01L29/0657 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81136 ,  H01L2224/81141 ,  H01L2224/81365 ,  H01L2224/81801 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K3/326 ,  H05K3/4007

摘要： The present invention relates to self-aligned, flexible high density and impedance adjusted electrical connectors used in microelectronic systems. This invention solves the problem of having electrical connection and alignment at the same time. One connector (200) having a first part (204) consists of two metal layer structures, a first signal path (212) and a first ground path (210), covering the V-groove (202). The connector also has a second part (208) consisting of corresponding metal layers, a second signal path (224) covering the elastic bump (206) and a second signal ground plane (226), which fits into the V-groove (202). The first and the second signal path (212, 224) are in contact with each other when the first and the second part (204, 208) are brought together. The contact is self-aligned when put together. The electrical contact will remain even if displaced due to the thermal expansion.

摘要翻译： 本发明涉及用于微电子系统中的自对准，柔性高密度和阻抗调节的电连接器。 本发明解决了同时具有电连接和对准的问题。 具有第一部分（204）的一个连接器（200）由覆盖V形槽（202）的两个金属层结构，第一信号路径（212）和第一接地路径（210）组成。 连接器还具有由对应的金属层组成的第二部分（208），覆盖弹性凸块（206）的第二信号路径（224）和装配到V形槽（202）中的第二信号接地平面（226） 。 当第一和第二部分（204,208）被合在一起时，第一信号路径和第二信号路径彼此接触。 放在一起时，接触是自对准的。 即使由于热膨胀而发生位移，电气接触也将保持不变。

公开(公告)号：WO2017052652A1

公开(公告)日：2017-03-30

申请号：PCT/US2015/052475

申请日：2015-09-25

申请人： INTEL CORPORATION

发明人： JUN, Kimin ,  MUELLER, Brennen ,  FISCHER, Paul

IPC分类号： H01L25/065 ,  H01L23/48

CPC分类号： H01L23/48 ,  H01L21/6835 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/82 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/04 ,  H01L2224/05567 ,  H01L2224/08145 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/1703 ,  H01L2224/24146 ,  H01L2224/73201 ,  H01L2224/73209 ,  H01L2224/73251 ,  H01L2224/73259 ,  H01L2224/80006 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80213 ,  H01L2224/8083 ,  H01L2224/80895 ,  H01L2224/81005 ,  H01L2224/81099 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8183 ,  H01L2224/81895 ,  H01L2224/9212 ,  H01L2224/92124 ,  H01L2224/9222 ,  H01L2224/92224 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/10157 ,  H01L2924/00014 ,  H01L2224/80 ,  H01L2224/82 ,  H01L2224/19 ,  H01L2224/08 ,  H01L2924/014

摘要： Hybrid bonding is described for combining one semiconductor die with another. Some embodiments include attaching small dies on a wafer to a temporary carrier, aligning the dies over a plurality of larger host dies on a host wafer using the temporary carrier, applying the small dies against the host dies using the temporary carrier so that a subset of the small dies bond to respective host dies, separating the temporary carrier so that the subset of bonded small dies are attached to a respective host die and the remaining small dies are separated with the temporary carrier, singulating the host dies, and packaging the host dies.

摘要翻译： 描述了用于将一个半导体管芯与另一个半导体管芯组合的混合结合。 一些实施例包括将晶片上的小模具附接到临时载体上，使用临时载体将模具对准主晶片上的多个较大的主模具，使用临时载体将小模具施加到主模具上，使得 小型管芯与相应的主体管芯接合，分离临时载体，使得粘合的小型管芯的子集连接到相应的主管模具上，剩余的小型管芯与临时载体分离，分离主体模具，并将主体模具 。