公开(公告)号：WO2017001369A1

公开(公告)日：2017-01-05

申请号：PCT/EP2016/064940

申请日：2016-06-28

Applicant: KONINKLIJKE PHILIPS N.V.

Inventor： NOIJEN, Sander ,  UBACHS, Rene ,  VAN DER SLUIS, Olaf

IPC: H01L23/00 ,  H01L21/58 ,  H01L23/48 ,  H01L21/60

CPC classification number: H01L24/72 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/90 ,  H01L24/92 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/1319 ,  H01L2224/17183 ,  H01L2224/17517 ,  H01L2224/291 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/72 ,  H01L2224/73201 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73251 ,  H01L2224/81192 ,  H01L2224/81899 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2224/32 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014

Abstract: A device comprises a surface mount component on a substrate, in which the surface mount component is attached by a set of discrete mechanical coupling parts and by a bonding layer. This enables the mechanical coupling properties and the electrical/thermal properties to be optimized separately.

Abstract translation: 一种装置包括在基板上的表面安装部件，其中表面安装部件通过一组分立的机械耦合部件和粘合层附接。 这使得能够分别优化机械耦合性能和电/热性能。

公开(公告)号：WO2016114320A1

公开(公告)日：2016-07-21

申请号：PCT/JP2016/050877

申请日：2016-01-13

Applicant: デクセリアルズ株式会社

Inventor： 篠原　誠一郎 ,  阿久津　恭志 ,  石松　朋之

IPC: H01L25/065 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18 ,  H05K3/46

CPC classification number: H01L24/27 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/11003 ,  H01L2224/111 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/13164 ,  H01L2224/1319 ,  H01L2224/133 ,  H01L2224/13686 ,  H01L2224/1369 ,  H01L2224/1403 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16146 ,  H01L2224/16147 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/17107 ,  H01L2224/27003 ,  H01L2224/271 ,  H01L2224/27515 ,  H01L2224/29082 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29387 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/81101 ,  H01L2224/81122 ,  H01L2224/81903 ,  H01L2224/83101 ,  H01L2224/83122 ,  H01L2224/83203 ,  H01L2224/83856 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2924/00015 ,  H01L2924/3841 ,  H01L2224/83851 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/0635 ,  H01L2924/0665 ,  H01L2924/05442 ,  H01L2924/05432

Abstract: 　内表面にメッキ膜が形成された貫通孔（以下、スルーホールという）を有する半導体基板が積層されている多層基板であって、導通特性に優れ、かつ低コストに製造できる多層基板が提供される。多層基板の平面視には、スルーホールが対向する位置に導電粒子が選択的に存在する。多層基板は、対向するスルーホールが導電粒子により接続され、該スルーホールが形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する。

Abstract translation: 提供了通过在其内表面上具有贯通孔（以下称为“通孔”）的半导体基板层叠得到的多层基板。 该多层基板具有优良的导电特性，能够低成本地制造。 当平面地观察该多层基板时，导电粒子选择性地存在于通孔彼此面对的位置处。 该多层基板具有连接结构，其中通过导电颗粒和设置有通孔的半导体基板彼此面对的通孔通过绝缘粘合剂彼此接合。

公开(公告)号：WO2013075947A1

公开(公告)日：2013-05-30

申请号：PCT/EP2012/072060

申请日：2012-11-07

Applicant: AMS AG

Inventor： CASSIDY, Cathal ,  SCHREMS, Martin ,  SCHRANK, Franz

IPC: H01L23/48 ,  H01L25/065 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/10125 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/30101 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

Abstract: The semiconductor device comprises a semiconductor substrate (10) with a metallization (111) having an upper terminal layer (22) located at a front side (20) of the substrate. The metallization forms a through-substrate via (23) from the upper terminal layer to a rear terminal layer (13) located opposite to the front side at a rear side (21) of the substrate. The through-substrate via comprises a void (101), which may be filled with air or another gas. A solder ball (100) closes the void without completely filling it. A variety of interconnections for three dimensional integration is offered by this scheme.

Abstract translation: 半导体器件包括具有金属化（111）的半导体衬底（10），其具有位于衬底的前侧（20）的上端子层（22）。 金属化从基板的后侧（21）形成从上端子层到后端子层（13）的通孔（23）。 贯通基板通孔包括空隙（101），其可以填充有空气或另一种气体。 焊球（100）在不完全填充的情况下关闭空隙。 该方案提供了用于三维集成的各种互连。

公开(公告)号：WO2012085724A1

公开(公告)日：2012-06-28

申请号：PCT/IB2011/055519

申请日：2011-12-07

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  SUDOL, Wojtek ,  DECICCO, Carmine ,  SCARSELLA, Michael

Inventor： SUDOL, Wojtek ,  DECICCO, Carmine ,  SCARSELLA, Michael

IPC: H01L25/18 ,  H01L21/60

CPC classification number: H01L24/11 ,  A61B8/4483 ,  H01L21/563 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/18 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/11822 ,  H01L2224/11901 ,  H01L2224/13187 ,  H01L2224/1319 ,  H01L2224/13193 ,  H01L2224/81192 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2224/13099 ,  H01L2924/00

Abstract: A method of fabricating a flip chip electrical coupling, a flip chip electrical coupling, and a device comprising a flip chip electrical coupling, according to the invention, provide a reciprocal bump and contact-pad arrangement in the flip chip element wherein the bumps are formed from a layer of bump material by subtractive process. Such flip chip elements are highly suitable for use in many devices but are particularly applicable to the field of ultrasound imaging where they may be included to couple and connect the acoustic transducer stack to an ASIC.

Abstract translation: 根据本发明的制造倒装芯片电耦合，倒装芯片电耦合和包括倒装芯片电耦合的器件的方法在倒装芯片元件中提供了倒立芯片元件中的倒数和接触焊盘布置，其中形成了凸点 从凹凸材料层通过减法处理。 这种倒装芯片元件非常适用于许多器件，但是特别适用于超声成像领域，其中可以包括它们以将声换能器堆叠耦合并连接到ASIC。

公开(公告)号：WO2008007008A3

公开(公告)日：2008-05-08

申请号：PCT/FR2007051618

申请日：2007-07-09

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  MARION FRANCOIS ,  GRAVRAND OLIVIER

Inventor： MARION FRANCOIS ,  GRAVRAND OLIVIER

IPC: H01L25/065 ,  H01L25/075 ,  H01L31/05 ,  H01L33/62

CPC classification number: H01L24/95 ,  H01L21/6835 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/25 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0753 ,  H01L25/50 ,  H01L33/62 ,  H01L2224/13099 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01052 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01093 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00

Abstract: The invention relates to a method of manufacturing a matrix of electronic components (111), comprising a step of producing an active layer (101) on a substrate (100), and a step of individualizing components by forming trenches (102) in the active layer (101) at least until the substrate (100) emerges. The method comprises the steps of: depositing a layer of functional material (102) on the active layer (101); depositing a photosensitive resin (104) on the layer of material (103) in such a way as to fill said trenches (102) and to form a thin film (115) on the upper face of the components (111); at least partially exposing the resin (104) to radiation while under-exposing the portion of resin of the trenches; developing the resin (104) so as to remove the properly exposed portion thereof; removing the portion of layer of functional material (103) that shows through after the development step; and removing the remaining portion of resin.

Abstract translation: 本发明涉及一种制造电子元件（111）的矩阵的方法，包括在衬底（100）上制造有源层（101）的步骤以及通过在有源层中形成沟槽（102） 层（101）至少直到基底（100）露出。 该方法包括以下步骤：在有源层（101）上沉积一层功能材料（102）; 在所述材料层（103）上沉积光敏树脂（104），以填充所述沟槽（102）并在所述部件（111）的上表面上形成薄膜（115）; 在暴露沟槽的树脂部分的同时，至少部分地将树脂（104）暴露于辐射; 显影树脂（104）以除去其合适的暴露部分; 去除显影步骤后显示的部分功能材料层（103）; 并除去剩余部分的树脂。

公开(公告)号：WO2008007008A2

公开(公告)日：2008-01-17

申请号：PCT/FR2007/051618

申请日：2007-07-09

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ,  MARION, François ,  GRAVRAND, Olivier

Inventor： MARION, François ,  GRAVRAND, Olivier

IPC: H01L25/065

CPC classification number: H01L24/95 ,  H01L21/6835 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/25 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0753 ,  H01L25/50 ,  H01L33/62 ,  H01L2224/13099 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01052 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01093 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00

Abstract: L'invent ion concerne un procédé de fabrication d'une matrice de composants électroniques (111), comportant une étape de réalisation d'une couche active (101) sur un substrat (100), et une étape d'individualisation des composants par formation de tranchées (102) dans la couche active (101) au moins jusqu'à dégager le substrat (100). Le procédé comporte des étapes consistant à : à déposer une couche de matériau fonctionnel (103) sur la couche active (101); déposer une résine photosensible (104) sur la couche de matériau (103) de manière à remplir lesdites tranchées (102) et à former une pellicule mince (115) sur la face supérieure des composants (111); exposer au moins partiellement la résine (104) à un rayonnement tout en sous- exposant la portion de résine des tranchées; développer la résine (104) de manière à éliminer la portion de celle-ci correctement exposée; éliminer la portion de couche de matériau fonctionnel (103) affleurante à la suite de l'étape de développement; et éliminer la portion de résine restante.

Abstract translation: 本发明涉及一种制造电子部件（111）的矩阵的方法，包括在衬底（100）上制造有源层（101）的步骤，以及通过在活性层（102）中形成沟槽（102）来使部件个体化的步骤 层（101）至少直到衬底（100）出现。 该方法包括以下步骤：在有源层（101）上沉积功能材料层（102）; 在材料层（103）上沉积光敏树脂（104），以便填充所述沟槽（102）并在部件（111）的上表面上形成薄膜（115）; 至少部分地使所述树脂（104）暴露于辐射同时使所述沟槽的树脂部分暴露在下面; 显影树脂（104）以除去其适当暴露的部分; 去除显影步骤后通过的功能材料层（103）的部分; 并除去树脂的剩余部分。

公开(公告)号：WO2007105535A1

公开(公告)日：2007-09-20

申请号：PCT/JP2007/054280

申请日：2007-03-06

Applicant: 松下電器産業株式会社 ,  櫻井 大輔 ,  八木 能彦

Inventor： 櫻井 大輔 ,  八木 能彦

IPC: H05K3/32 ,  H01L21/60 ,  H05K1/18

CPC classification number: H01L21/00 ,  H01L24/06 ,  H01L24/10 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/73 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/06102 ,  H01L2224/11554 ,  H01L2224/13 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13099 ,  H01L2224/1319 ,  H01L2224/1403 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01016 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/07811 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H05K1/095 ,  H05K3/321 ,  H05K2201/0108 ,  H05K2201/10674 ,  H05K2201/10719 ,  H05K2203/0514 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 複数の電極端子（３）を有する電子部品（２）と、これらの電極端子（３）に対応する位置に接続端子（６）を設けた実装基板（５）と、電極端子（３）と接続端子（６）とを接続する突起電極（７）とを備え、電子部品（２）の電極端子（３）と実装基板（５）の接続端子（６）とが突起電極（７）により接続され、突起電極（７）は光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる構成を有する。

Abstract translation: 电子部件安装结构包括具有电极端子（3）的电子部件（2），具有与这些电极端子（3）对应的位置的连接端子（6）的安装基板（5）和用于互连的突出电极 电极端子（3）和连接端子（6）。 电子部件（2）的电极端子（3）通过突出电极（7）与安装基板（5）的连接端子（6）连接，突起电极（7）由导电性树脂 含有感光性树脂和导电性填料。

公开(公告)号：WO2006051029A1

公开(公告)日：2006-05-18

申请号：PCT/EP2005/055194

申请日：2005-10-12

Applicant: ROBERT BOSCH GMBH ,  NUECHTER, Wolfgang ,  KUNZELMANN, Thomas

Inventor： NUECHTER, Wolfgang ,  KUNZELMANN, Thomas

IPC: H01L21/60 ,  H01L23/50

CPC classification number: H01L24/83 ,  H01L23/48 ,  H01L23/50 ,  H01L24/29 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/1134 ,  H01L2224/1319 ,  H01L2224/16225 ,  H01L2224/17156 ,  H01L2224/2919 ,  H01L2224/29298 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/838 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/0105 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/0781 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2224/81205 ,  H01L2224/0401

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zur Anordnung eines Flip-Chips (3) auf einem Substrat (2), bei dem eine relativ zu dem Flip-Chip (3) mittige mechanische Fixierung (6) des Flip-Chips (3) auf dem Substrat (2) unter gleichzeitiger Generierung eines die mechanische Fixierung (6) umgebenden Spalts (7) zwischen dem Flip-Chip (3) und dem Substrat (2) vorgenommen wird. Ferner betrifft die Erfindung eine entsprechende Anordnung, ein Computerprogramm und ein Computerprogrammprodukt.

Abstract translation: 本发明涉及一种用于倒装芯片（3）的组件的基板上的衬底（2），其中，相对于所述倒装片（3）中央机械固定（6）的倒装芯片（3）的上 （2）根据同时产生周围（6）间隙（7）的倒装芯片（3）和所述基板（2）之间进行机械固定的。 本发明还涉及一种相应的装置，计算机程序和计算机程序产品。

公开(公告)号：WO2005065207A3

公开(公告)日：2006-05-11

申请号：PCT/US2004042415

申请日：2004-12-16

Applicant: TESSERA INC ,  HABA BELGACEM ,  BEROZ MASUD ,  GREEN RONALD ,  MOHAMED ILYAS ,  WILSON STUART E ,  ZOHNI WAEL ,  KUBOTA YOICHI ,  THOMPSON JESSE BURL

Inventor： HABA BELGACEM ,  BEROZ MASUD ,  GREEN RONALD ,  MOHAMED ILYAS ,  WILSON STUART E ,  ZOHNI WAEL ,  KUBOTA YOICHI ,  THOMPSON JESSE BURL

IPC: H01L21/44 ,  H01L21/66 ,  H01L23/58

CPC classification number: H01L23/49811 ,  G01R1/06744 ,  G01R1/0735 ,  H01L21/563 ,  H01L23/4985 ,  H01L24/12 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/0603 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13187 ,  H01L2224/13188 ,  H01L2224/1319 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/1403 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/83194 ,  H01L2224/85399 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/3011 ,  H01L2224/13099 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: A microelectronic package includes a microelectronic element (80) having faces and contacts (83) and a flexible substrate (90) spaced from and overlying a first face (84) of the microelectronic element (82). The package (80) also includes a plurality of conductive posts (98) extending from the flexible substrate (90) and projecting away from the first face (84) of the microelectronic element (82), wherein at least some of the conductive posts (98) are electrically interconnected with the microelectronic element (82), and a plurality of support elements (88) supporting the flexible substrate (90) over the microelectronic element (82). The conductive posts (98) are offset from the support elements (82) to facilitate flexure of the substrate (90) and movement of the posts (98) relative to the microelectronic element (82).

Abstract translation: 微电子封装包括具有面和触点（83）的微电子元件（80）和与微电子元件（82）的第一面（84）间隔开并且覆盖其上的柔性基板（90）。 包装（80）还包括从柔性基板（90）延伸并远离微电子元件（82）的第一面（84）突出的多个导电柱（98），其中至少一些导电柱（ 98）与微电子元件（82）电互连，以及支撑微电子元件（82）上的柔性基板（90）的多个支撑元件（88）。 导电柱（98）从支撑元件（82）偏移，以便于衬底（90）的挠曲和柱（98）相对于微电子元件（82）的移动。

公开(公告)号：WO2002071470A1

公开(公告)日：2002-09-12

申请号：PCT/JP2002/001890

申请日：2002-02-28

Applicant: 東レエンジニアリング株式会社 ,  山内 朗

Inventor： 山内 朗

IPC: H01L21/60

CPC classification number: H01L21/67259 ,  H01L21/67132 ,  H01L21/67144 ,  H01L21/681 ,  H01L24/81 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/75 ,  H01L2224/753 ,  H01L2224/75702 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/81801 ,  H01L2224/83192 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  Y10T29/5136 ,  Y10T29/53087 ,  Y10T29/53091 ,  Y10T29/53174 ,  Y10T29/53178 ,  H01L2924/00 ,  H01L2224/0401

Abstract: A chip mounting apparatus comprises an adhesive applying unit (11), a temporary pressure-bonding unit (12) and a permanent pressure-bonding unit (13). The unit (11) uses a camera (21) to detect a substrate mark of each section area of a film substrate (1) and a substrate mark of each substrate pattern in each section area. The detection results are transmitted to the unit (12). The unit (12) detects the substrate mark with a camera (45) and pressure-bonds a chip temporarily by recognizing the position of each substrate pattern on the basis of the detection results and the location data on each substrate pattern transmitted from the unit (11). Even if the film substrate (1) expands or contracts, therefore, the chip can be highly accurately mounted. Moreover, the unit (12) does not detect the substrate mark, so that the reduction in the process efficiency can be minimized.

Abstract translation: 芯片安装装置包括粘合剂施加单元（11），临时压接单元（12）和永久压接单元（13）。 单元（11）使用照相机（21）来检测每个区域中的薄膜基板（1）的每个区域的基板标记和每个基板图案的基板标记。 检测结果被发送到单元（12）。 单元（12）用相机（45）检测基板标记，并且基于从单元发送的每个基板图案上的检测结果和位置数据，通过识别每个基板图案的位置来临时压紧芯片（ 11）。 因此，即使膜基板（1）膨胀或收缩，也能够高精度地安装芯片。 此外，单元（12）不检测基板标记，从而可以使处理效率的降低最小化。