公开(公告)号：WO2009023649A1

公开(公告)日：2009-02-19

申请号：PCT/US2008/072835

申请日：2008-08-11

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  EMBONG, Saat, Shukri ,  MOHMAD, Suhairi ,  SAID, Mohd Hanafi Bin, Mohd

Inventor： EMBONG, Saat, Shukri ,  MOHMAD, Suhairi ,  SAID, Mohd Hanafi Bin, Mohd

IPC: H01L23/48

CPC classification number: H01L21/4832 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/544 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/78 ,  H01L24/83 ,  H01L24/85 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2224/2919 ,  H01L2224/32506 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/4848 ,  H01L2224/48499 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/73265 ,  H01L2224/78 ,  H01L2224/78301 ,  H01L2224/83192 ,  H01L2224/83801 ,  H01L2224/83855 ,  H01L2224/85001 ,  H01L2224/85051 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/20752 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3025 ,  Y10T29/49121 ,  H01L2924/0665 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: Packaged integrated circuits (102) and methods to form a packaged integrated circuit are disclosed. A disclosed method comprises attaching an integrated circuit to a substrate, coupling a first end of a bond wire (112) directly to the substrate without an intervening bonding pad and a second end of the bond wire to a contact of the integrated circuit, encapsulating the integrated circuit and the bond wire, and removing the substrate to expose the first end of the bond wire.

Abstract translation: 公开了封装集成电路（102）和形成封装集成电路的方法。 所公开的方法包括将集成电路附接到衬底，将接合线（112）的第一端直接耦合到衬底，而没有中间接合焊盘和接合线的第二端到集成电路的接触，封装 集成电路和接合线，并且去除衬底以露出接合线的第一端。

公开(公告)号：WO2008121552A2

公开(公告)日：2008-10-09

申请号：PCT/US2008/057377

申请日：2008-03-18

Applicant: SANDISK CORPORATION ,  TAKIAR, Hem ,  BHAGATH, Shrikar

Inventor： TAKIAR, Hem ,  BHAGATH, Shrikar

CPC classification number: H01L24/85 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/78 ,  H01L2224/05554 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/4847 ,  H01L2224/48475 ,  H01L2224/48479 ,  H01L2224/48482 ,  H01L2224/48484 ,  H01L2224/48499 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/78302 ,  H01L2224/78307 ,  H01L2224/85051 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2224/85444 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: A method of making a semiconductor device is disclosed including die bond pads which are heightened to allow wire bonding of offset stacked die even in tight offset configurations. After a first die is affixed to a substrate, one or more layers of an electrical conductor may be provided on some or all of the die bond pads of the first substrate to raise the height of the bond pads. The conductive layers may for example be conductive balls deposited on the die bond pads of the first substrate using a known wire bond capillary. Thereafter, a second die may be added, and wire bonding of the first die may be accomplished using a known wire bond capillary mounting a wire bond ball on a raised surface of a first semiconductor die bond pad.

Abstract translation: 公开了一种制造半导体器件的方法，其包括芯片接合焊盘，其加强以允许偏移堆叠焊盘的引线接合，即使在紧密偏移配置中。 在将第一裸片固定到基底之后，可以在第一衬底的一些或全部芯片接合焊盘上提供一层或多层电导体，以提高焊盘的高度。 导电层可以例如是使用已知的引线键合毛细管沉积在第一衬底的管芯接合焊盘上的导电球。 此后，可以添加第二管芯，并且可以使用在第一半导体管芯接合焊盘的凸起表面上安装引线接合球的公知的引线接合毛细管来实现第一管芯的引线接合。

公开(公告)号：WO2015004956A1

公开(公告)日：2015-01-15

申请号：PCT/JP2014/058852

申请日：2014-03-27

Applicant: 三菱電機株式会社

Inventor： 山▲崎▼　浩次 ,  荒木　健

IPC: H01L21/52 ,  B23K20/00 ,  B23K35/14

CPC classification number: H01L24/49 ,  B23K20/004 ,  B23K35/3006 ,  C22C5/06 ,  H01L23/49 ,  H01L23/49513 ,  H01L24/29 ,  H01L24/32 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L24/85 ,  H01L2224/04026 ,  H01L2224/05568 ,  H01L2224/05639 ,  H01L2224/26175 ,  H01L2224/2733 ,  H01L2224/29111 ,  H01L2224/32225 ,  H01L2224/325 ,  H01L2224/32507 ,  H01L2224/4501 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/4516 ,  H01L2224/48225 ,  H01L2224/48499 ,  H01L2224/48507 ,  H01L2224/49173 ,  H01L2224/83011 ,  H01L2224/83014 ,  H01L2224/8309 ,  H01L2224/8314 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83385 ,  H01L2224/83439 ,  H01L2224/85801 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01026 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01031 ,  H01L2924/01032 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01083 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10254 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/12 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/19107 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 　接合対象物間が接合された接合部において、ボイドが少ない高融点の金属間化合物を形成することを目的とする。　本発明の半導体装置（３０）は、実装基板（回路基板（１２））に形成された第１のＡｇ層（４）と、半導体素子（９）に形成された第２のＡｇ層（１０）との間に挟持された合金層（１３）を備え、合金層（１３）は、第１のＡｇ層（４）及び第２のＡｇ層（１０）のＡｇ成分と、Ｓｎによって形成されたＡｇ３Ｓｎの金属間化合物を有し、Ａｇを含んだ複数のワイヤ（５）が当該合金層（１３）の外周側から延伸して配置されたことを特徴とする。

Abstract translation: 本发明的目的是在物体接合的接头处形成具有高熔点和较少空隙的金属间化合物。 根据本发明的半导体器件（30）的特征在于，半导体器件（30）设置有夹在形成在安装基板（电路基板（12））上的第一Ag层（4） ）和形成在半导体元件（9）上的第二Ag层（10），合金层（13）包括由第一Ag层（4）的Ag成分和第二Ag层（10）形成的Ag 3 Sn的金属间化合物 ）和Sn，并且从合金层（13）的外周侧延伸设置有多个含Ag电极线（5）。

公开(公告)号：WO2009030078A1

公开(公告)日：2009-03-12

申请号：PCT/CN2007/003214

申请日：2007-11-14

Applicant: 葵和精密电子(上海)有限公司 ,  褚卫兵 ,  施震宇 ,  曾小光 ,  陈卫东 ,  罗礼雄

Inventor： 褚卫兵 ,  施震宇 ,  曾小光 ,  陈卫东 ,  罗礼雄

IPC: H01L23/485

CPC classification number: H01L24/85 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48475 ,  H01L2224/48479 ,  H01L2224/48482 ,  H01L2224/48499 ,  H01L2224/48599 ,  H01L2224/49107 ,  H01L2224/49111 ,  H01L2224/4945 ,  H01L2224/73265 ,  H01L2224/85051 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/20752 ,  H01L2924/20755 ,  H01L2224/78 ,  H01L2224/48227 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: An inner lead structure of a semiconductor device comprises inner leads used to connect electrically a lead frame (2) with a chip (1) mounted on the lead frame (2). There is a bridging structure at the surface of the chip corresponding to the inner lead. The bridging structure is gold ball (32) or gold alloy ball.

公开(公告)号：WO2006018671A1

公开(公告)日：2006-02-23

申请号：PCT/IB2004/002696

申请日：2004-08-19

Applicant: INFINEON TECHNOLOGIES AG ,  ONG WAI LIAN, Jenny ,  CHNG, Chen, Wei, Adrian

Inventor： ONG WAI LIAN, Jenny ,  CHNG, Chen, Wei, Adrian

IPC: H01L23/495

CPC classification number: H01L23/4952 ,  H01L23/3107 ,  H01L23/49575 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/78 ,  H01L24/85 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/48247 ,  H01L2224/48458 ,  H01L2224/48463 ,  H01L2224/48464 ,  H01L2224/48465 ,  H01L2224/48472 ,  H01L2224/48475 ,  H01L2224/48479 ,  H01L2224/4848 ,  H01L2224/48491 ,  H01L2224/48499 ,  H01L2224/48599 ,  H01L2224/48639 ,  H01L2224/48699 ,  H01L2224/48739 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/4945 ,  H01L2224/73265 ,  H01L2224/78313 ,  H01L2224/78318 ,  H01L2224/85051 ,  H01L2224/85191 ,  H01L2224/85205 ,  H01L2224/85439 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2224/48471 ,  H01L2924/00 ,  H01L2924/00015 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: An encapsulated semiconductor package (20) includes a lead frame (25) with die pad (22) surrounded by a plurality of first (23) and second leadfingers (24). A semiconductor chip (21) including chip contact pads (33) on its upper active surface is attached to the die pad (22). A plurality of first bond wires (26), comprising a first electrically conductive material, extend between the chip contact pads (33) and the plurality of first leadfingers (23). A plurality of second bond wires (27), comprising a second electrically conductive material, extend between a chip contact pad (33) and a second leadfinger (24). The semiconductor package (20) further includes a plurality of electrically conducting means (32) attached to the second leadfingers (24).

Abstract translation: 封装的半导体封装（20）包括具有由多个第一（23）和第二引线笔（24）围绕的管芯焊盘（22）的引线框架（25）。 在其上活性表面上包括芯片接触焊盘（33）的半导体芯片（21）附接到管芯焊盘（22）。 包括第一导电材料的多个第一接合线（26）在芯片接触焊盘（33）和多个第一引线管（23）之间延伸。 包括第二导电材料的多个第二接合线（27）在芯片接触焊盘（33）和第二引线框（24）之间延伸。 半导体封装（20）还包括附接到第二引线键（24）的多个导电装置（32）。

公开(公告)号：WO2013103962A1

公开(公告)日：2013-07-11

申请号：PCT/US2013/020532

申请日：2013-01-07

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LI MITED

Inventor： CHANG, Wade ,  LEE, Ming-Tsung ,  KUO, Sean

IPC: H01L21/60 ,  H01L23/488

CPC classification number: H01L24/48 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/4952 ,  H01L23/49575 ,  H01L24/45 ,  H01L24/49 ,  H01L24/78 ,  H01L24/85 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48464 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/48499 ,  H01L2224/49171 ,  H01L2224/78301 ,  H01L2224/85 ,  H01L2224/85205 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/10161 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/01204 ,  H01L2924/01202 ,  H01L2924/01079 ,  H01L2924/2075 ,  H01L2924/20754 ,  H01L2924/00013 ,  H01L2924/01015 ,  H01L2924/013 ,  H01L2924/01026 ,  H01L2924/01029 ,  H01L2924/01004 ,  H01L2924/01082 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: An integrated circuit device (10) and method of its formation provides a first die bonding pad (22) formed on a first die (14), a gold bump electrode (90) formed on the first die bonding pad (22), and a copper wire (60) with a first end portion (84) stitch-bonded to the gold bump electrode (90).

Abstract translation: 集成电路器件（10）及其形成方法提供了形成在第一管芯（14）上的第一管芯接合焊盘（22），形成在第一焊盘焊盘（22）上的金突起电极（90） 具有与金凸块电极（90）缝合的第一端部（84）的铜线（60）。

公开(公告)号：WO2010098500A1

公开(公告)日：2010-09-02

申请号：PCT/JP2010/053487

申请日：2010-02-25

Applicant: 三洋電機株式会社 ,  三洋半導体株式会社 ,  北澤 崇 ,  坂本 安繁 ,  和久井 元明

Inventor： 北澤 崇 ,  坂本 安繁 ,  和久井 元明

IPC: H01L23/50 ,  H01L21/60

CPC classification number: H01L23/49503 ,  H01L24/03 ,  H01L24/05 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/78 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05001 ,  H01L2224/05082 ,  H01L2224/05554 ,  H01L2224/05558 ,  H01L2224/05624 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48475 ,  H01L2224/48479 ,  H01L2224/48499 ,  H01L2224/48624 ,  H01L2224/48799 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/7825 ,  H01L2224/78301 ,  H01L2224/78703 ,  H01L2224/85045 ,  H01L2224/85051 ,  H01L2224/85075 ,  H01L2224/851 ,  H01L2224/85181 ,  H01L2224/85186 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85986 ,  H01L2224/92 ,  H01L2224/92147 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/00015 ,  H01L2924/01005 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01203 ,  H01L2924/01204 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/10162 ,  H01L2924/12041 ,  H01L2924/181 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2224/48472 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/48227 ,  H01L2924/3512 ,  H01L2224/48824 ,  H01L2924/01006 ,  H01L2224/4554

Abstract: 　アイランド７上に半導体素子１０が固着され、半導体素子１０の固着領域の周囲のアイランド７には、複数の貫通孔８が形成される。そして、半導体素子１０の電極パッドとリード４とは銅線１１により電気的に接続される。この構造により、銅線１１を用いることで金線の場合と比較して材料コストが低減される。また、樹脂パッケージ２の一部が貫通孔８内を埋設することで、アイランド７が樹脂パッケージ２内に支持され易い構造となる。

Abstract translation: 半导体元件（10）被固定到岛（7）上，并且在岛（7）的部分中形成有多个通孔（8），其围绕半导体元件（10）所在的区域 担保。 此外，半导体元件（10）的电极焊盘和引线（4）通过铜线（11）电连接。 在这种结构中，通过使用铜线（11）与金线相比，材料的成本降低。 此外，树脂封装（2）的一部分嵌入在通孔（8）中，使得岛（7）能够容易地支撑在树脂封装（2）内。

公开(公告)号：WO2008121552A3

公开(公告)日：2008-12-31

申请号：PCT/US2008057377

申请日：2008-03-18

Applicant: SANDISK CORP ,  TAKIAR HEM ,  BHAGATH SHRIKAR

Inventor： TAKIAR HEM ,  BHAGATH SHRIKAR

IPC: H01L21/60

CPC classification number: H01L24/85 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/78 ,  H01L2224/05554 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/4847 ,  H01L2224/48475 ,  H01L2224/48479 ,  H01L2224/48482 ,  H01L2224/48484 ,  H01L2224/48499 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/78302 ,  H01L2224/78307 ,  H01L2224/85051 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: A method of making a semiconductor device is disclosed including die bond pads which are heightened to allow wire bonding of offset stacked die even in tight offset configurations. After a first die (100) is affixed to a substrate (102), one or more layers of an electrical conductor may be provided on some or all of the die bond pads (110) of the first substrate to raise the height of the bond pads. The conductive layers may for example be conductive balls (112) deposited on the die bond pads of the first substrate using a known wire bond capillary. Thereafter, a second die (120) may be added, and wire bonding of the first die may be accomplished using a known wire bond capillary mounting a wire bond ball on a raised surface of a first semiconductor die bond pad. As a result, pads (110) may be placed closer to the edge of the second die (120) for a capillary having a given width, thus reducing the footprint of the device.

Abstract translation: 公开了一种制造半导体器件的方法，其包括芯片接合焊盘，其加强以允许偏移堆叠焊盘的引线接合，即使在紧密偏移配置中。 在将第一裸片（100）固定到衬底（102）之后，可以在第一衬底的一些或全部芯片接合焊盘（110）上提供一层或多层电导体，以提高焊盘的高度 垫。 导电层可以例如是使用已知的引线键合毛细管沉积在第一基板的芯片接合焊盘上的导电球（112）。 此后，可以添加第二模具（120），并且可以使用在第一半导体管芯接合焊盘的凸起表面上安装引线接合球的已知引线键合毛细管来实现第一管芯的引线接合。 结果，垫（110）可以被放置成更靠近具有给定宽度的毛细管的第二管芯（120）的边缘，因此减小了器件的占地面积。

公开(公告)号：WO2017041689A1

公开(公告)日：2017-03-16

申请号：PCT/CN2016/098161

申请日：2016-09-06

Applicant: 深圳市汇顶科技股份有限公司

Inventor： 柳玉平 ,  龙卫

IPC: H01L23/495 ,  H01L23/488 ,  G01D5/12

CPC classification number: H01L23/562 ,  H01L21/4825 ,  H01L21/4828 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/488 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49582 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2224/16245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48479 ,  H01L2224/48499 ,  H01L2224/49433 ,  H01L2924/10161 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/20751

Abstract: 一种传感芯片封装组件和具有该传感芯片封装组件的电子设备，传感芯片封装组件包括：金属基板（100），其具有焊盘区（11）和放置区（12），焊盘区具有多个金属焊盘（13）；传感芯片（200），其位于金属基板的上表面，传感芯片具有多个传感芯片焊盘（21）；电连接组件（300），其电连接金属焊盘和传感芯片焊盘；封装材料覆盖件（400），其覆盖金属基板、传感芯片以及电连接组件，其中任意相邻两个金属焊盘之间通过封装材料覆盖件绝缘间隔。该传感芯片封装组件具有开发周期短和翘曲小的优点，从而在节省成本的同时提高后续组装效率，并且由于金属基板上多个金属焊盘彼此独立，可以实现传感芯片与金属基板间多个信号的独立传递，从而明显降低多个信号间的干扰风险。

公开(公告)号：WO2016035251A1

公开(公告)日：2016-03-10

申请号：PCT/JP2015/003860

申请日：2015-07-31

Applicant: 株式会社デンソー

Inventor： 宮脇　正太郎 ,  平野　尚彦 ,  浅井　昭喜 ,  浅井　康富

IPC: H01L21/60

CPC classification number: H01L24/09 ,  H01L23/4334 ,  H01L23/49517 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/0612 ,  H01L2224/0912 ,  H01L2224/16104 ,  H01L2224/32245 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48453 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/48499 ,  H01L2224/48507 ,  H01L2224/4912 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/85045 ,  H01L2224/85051 ,  H01L2224/85186 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/10161 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/01046 ,  H01L2924/01033 ,  H01L2224/4554 ,  H01L2224/29099

Abstract: 　複数個の電極パッドは、半導体素子（１０）の一面（１１）においてコーナー（１３）側に位置する第１のパッド（２１）と、第１のパッド（２１）よりもコーナー（１３）から遠くに位置する第２のパッド（２２）とを含む。第１のパッド（２１）に接続されている第１のワイヤ（５１）は、第２のパッド（２２）に接続されている第２のワイヤ（５２）よりもヤング率が小さいものとされている。第１のワイヤ（５１）と第１のパッド（２１）により形成される金属間化合物層（７１）の厚さ（ｄ１）は、第２のワイヤ（５２）と第２のパッド（２２）により形成される金属間化合物層（７２）の厚さ（ｄ２）よりも厚い。

Abstract translation: 公开了一种半导体器件，其中多个电极焊盘包括：位于半导体元件（10）的一个表面（11）的拐角（13）侧的第一焊盘（21）; 以及比第一垫片（21）更靠近角部（13）定位的第二垫片（22）。 连接到第一焊盘（21）的第一布线（51）的杨氏模量小于连接到第二焊盘（22）的第二布线（52）的杨氏模量。 通过每个第一布线（51）和第一布局（21）形成的金属间化合物层（71）的厚度（d1）大于金属间化合物的厚度（d2） 通过每个第二导线（52）和每个第二垫（22）形成的层（72）。