制造半导体器件的方法
    1.
    发明公开

    公开(公告)号:CN105938790A

    公开(公告)日:2016-09-14

    申请号:CN201610124771.0

    申请日:2016-03-04

    Abstract: 本发明提供一种制造半导体器件的方法,包括以下步骤:在印刷布线衬底之上安装Si内插器,等离子体清洗Si内插器的上表面,在Si内插器的上表面之上布置NCF,和通过NCF在Si内插器的上表面之上安装半导体芯片。另外,该方法包括通过多个凸起电极用回流焊将第二衬底的多个电极中的每个电极和半导体芯片的多个电极垫中的每个电极垫相互电耦合的步骤,和在将NCF附着到Si内插器之前等离子体清洗Si内插器的表面的步骤。

    制造半导体器件的方法
    4.
    发明授权

    公开(公告)号:CN105938790B

    公开(公告)日:2021-01-01

    申请号:CN201610124771.0

    申请日:2016-03-04

    Abstract: 本发明提供一种制造半导体器件的方法,包括以下步骤:在印刷布线衬底之上安装Si内插器,等离子体清洗Si内插器的上表面,在Si内插器的上表面之上布置NCF,和通过NCF在Si内插器的上表面之上安装半导体芯片。另外,该方法包括通过多个凸起电极用回流焊将第二衬底的多个电极中的每个电极和半导体芯片的多个电极垫中的每个电极垫相互电耦合的步骤,和在将NCF附着到Si内插器之前等离子体清洗Si内插器的表面的步骤。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN104241235B

    公开(公告)日:2018-11-06

    申请号:CN201410253650.7

    申请日:2014-06-09

    Abstract: 一种半导体芯片和插线板通过导体柱彼此耦合。位于最外围开口之上的导体柱的中心在远离半导体芯片的中心的方向上偏离开口的中心。当将其中每个导体柱和绝缘层彼此重叠的区域指定为重叠区域时,重叠区域的比开口在更内侧上的宽度小于重叠区域的比开口在更外侧上的宽度。因此,当作用在导体柱上的应力被释放时,保持了半导体芯片和接线板之间的耦合可靠性。

    半导体器件
    9.
    发明授权

    公开(公告)号:CN108695264B

    公开(公告)日:2023-08-25

    申请号:CN201810312732.2

    申请日:2018-04-09

    Abstract: 本申请涉及半导体器件。旨在提高半导体器件的可靠性。半导体器件包括印刷电路板和安装在印刷电路板上方的半导体芯片。该半导体芯片包括焊盘、包括露出焊盘的一部分的开口的绝缘膜以及形成在从开口露出的焊盘上方的柱电极。印刷电路板包括端子和包括用于露出端子的一部分的开口的抗蚀剂层。半导体芯片的柱电极和印刷电路板的端子经由焊料层耦合。从绝缘膜的上表面测量柱电极的厚度h1。从抗蚀剂层的上表面测量焊料层的厚度h2。厚度h1大于或等于厚度h2的一半并且小于或等于厚度h2。

Patent Agency Ranking